令和３年１０月２８日判決言渡令和３年（行ケ）第１０００１号審決取消請求事件口頭弁論終結日令和３年９月１６日判決 原告コピンコーポレーション 同訴訟代理人弁理士杉本修司同笹沼 崇 被告特許庁長官同指定代理人岸智史同岡田吉美同濱野隆同小島寛史 主文 １ 原告の請求を棄却する。 ２ 訴訟費用は原告の負担とする。 ３ この判決に対する上告及び上告受理の申立てのための付加期間を３０日と定める。 事実及び理由 第１ 請求特許庁が不服２０１９－１４０１９号事件について令和２年８月２０日にした審決を取り消す。 第２ 事案の概要 １ 特許庁における手続の経緯等（当事者間に争いがない。） ⑴ 原告は，平成２７年２月５日，発明の名称を「マイクロディスプレイデバイス用の列バス駆動方法」とする発明につき，国際特許出願（パリ条約による優先権主張 ２０１４年２月５日，アメリカ合衆国。日本国における出願番号は特願２０１６－５５０１８５号。請求項の数２０。以下「本願」という。）をした。 原告は，平成３０年１月２９日付けで，特許請求の範囲と明細書について手続補正をした（補正後の請求項の 番号は特願２０１６－５５０１８５号。請求項の数２０。以下「本願」という。）をした。 原告は，平成３０年１月２９日付けで，特許請求の範囲と明細書について手続補正をした（補正後の請求項の数１９）。 原告は，令和元年６月６日付けで，特許請求の範囲について更に手続補正をしたが（補正後の請求項の数１８），同月１８日付け（送達日：同月２５日）で，拒絶査定を受けた。 ⑵ 原告は，令和元年１０月２１日，拒絶査定不服審判を請求するとともに，同日付けで，特許請求の範囲について手続補正（以下「本件補正」という。）をした。また，原告は，令和２年２月２１日付けの上申書で補正案を提出した。 ⑶ 特許庁は，令和２年８月２０日，本件補正を却下した上で，前記⑵の審判 請求（不服２０１９－１４０１９号事件）につき，「本件審判の請求は，成り立たない。」との審決（以下「本件審決」という。）をし，その謄本は，同年９月８日，原告に送達された。 ⑷ 原告は，令和３年１月５日，本件審決の取消しを求める本件訴訟を提起した。 ２ 特許請求の範囲の記載⑴ 本件補正前本件補正前の特許請求の範囲の記載は，請求項１ないし１８からなり，その請求項１の記載は，次のとおりである（甲４。以下，請求項１に係る発明を「本願発明」という。）。 【請求項１】 画素アレイに使用するための列信号を生成する方法であって，２つ以上の制御可能バスバッファを直列に接続して前記２つ以上の制御可能バスバッファの直列接続されたストリングを形成することであって，前記２つ以上の制御可能バスバッファのそれぞれの出力は付随ノードを駆動するものであり，各ノードは関連する制御可能ローカル出力バッ ファの入力に電気的に結合されている，形成することと，前記２ ，前記２つ以上の制御可能バスバッファのそれぞれの出力は付随ノードを駆動するものであり，各ノードは関連する制御可能ローカル出力バッ ファの入力に電気的に結合されている，形成することと，前記２つ以上の制御可能バスバッファの直列接続されたストリングの入力に列データ信号を提供することと，各ノードが順次時間的に駆動されるように，前記２つ以上の制御可能バスバッファの直列接続されたストリングにおいて各制御可能バスバッフ ァを順次有効化することであって，前記制御可能ローカル出力バッファが有効化中のときに少なくとも関連するノードが有効化中であるように，前記制御可能ローカル出力バッファのそれぞれを，前記制御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と同期して順次有効化することと， を含む方法。 ⑵ 本件補正後本件補正後の特許請求の範囲の記載は，請求項１ないし１８からなり，その請求項１の記載は，次のとおりである（甲７。以下，請求項１に係る発明を「補正発明」という。下線部は本件補正に係る補正箇所である。）。 【請求項１】画素アレイに使用するための列データ信号であって，それぞれ特定の画素列用である列データ信号を生成する方法であって，２つ以上の制御可能バスバッファを直列に接続して前記２つ以上の制御可能バスバッファの直列接続されたストリングを形成することであって， 前記２つ以上の制御可能バスバッファのそれぞれの出力は付随ノードを 駆動するものであり，各ノードは関連する制御可能ローカル出力バッファの入力に電気的に結合されるように，形成することと，前記２つ以上の制御可能バスバッファの直列接続されたストリングの入力に前記列データ信号を提供するこ 関連する制御可能ローカル出力バッファの入力に電気的に結合されるように，形成することと，前記２つ以上の制御可能バスバッファの直列接続されたストリングの入力に前記列データ信号を提供することであって，前記制御可能バスバッファの１つが前記列データ信号を受信して，その出力が他の制御可能バスバ ッファに与えられて，順次このように続いていくものである，ことと，各ノードが順次時間的に駆動されるように，前記２つ以上の制御可能バスバッファの直列接続されたストリングにおいて各制御可能バスバッファを順次有効化することであって，前記制御可能ローカル出力バッファが有効化中のときに少なくとも関連するノードが有効化中であるように，前 記制御可能ローカル出力バッファのそれぞれを，前記制御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と同期して順次有効化することと，を含む方法。 ３ 本件審決の理由の要旨等 ⑴ 本件審決の理由の要旨は，補正発明は，本願の優先日前に頒布された刊行物である特開平１０－２８２９３９号公報（甲１。以下「引用文献」という。）に記載された発明であり，仮にそうでないとしても，引用文献に記載された発明（以下「引用発明」という。）に基づいて当業者が容易に発明することができたものであり，特許法２９条１項３号に該当し，又は同条２項の規定に より，特許出願の際独立して特許を受けることができないものであるから，本件補正は，同法１７条の２第６項において準用する同法１２６条７項の規定に違反するので，同法１５９条１項の規定において読み替えて準用する同法５３条１項の規定により却下すべきものであり，また，引用発明は，本願発明の構成も全て含むものであり，本願発明は，同法２９条１項３号に該当 し，又は ９条１項の規定において読み替えて準用する同法５３条１項の規定により却下すべきものであり，また，引用発明は，本願発明の構成も全て含むものであり，本願発明は，同法２９条１項３号に該当 し，又は同条２項の規定により，特許を受けることができないから，その余 の請求項に係る発明について検討するまでもなく，本願は拒絶すべきものであるというものである。 ⑵ 本件審決が認定した引用発明は，以下のとおりである。 液晶表示装置の一方のガラス基板の液晶側の面には，Ｘ方向に延在し，かつ，Ｙ方向に並設されるｍ本のコモン電極（走査線）が形成され，他方のガ ラス基板の液晶側の面には，Ｙ方向に延在し，かつ，Ｘ方向に並設されるｎ本のセグメント電極（データ線）が形成され，複数のセグメント電極と複数のコモン電極との交差部が画素領域を構成しており，各セグメントドライバ及び各コモンドライバが複数のセグメント電極および前記複数のコモン電極にそれぞれデータ信号線駆動電圧及び走査線信号駆動電圧を印加して，画素 を駆動する方法であって（【０００４】ないし【０００６】，【００１０】，【００３３】），各セグメントドライバは，出力タイミング制御用ラインクロックＣＬ１，４ビットの表示データＤＡＴＡ，表示データラッチ用クロックＣＬ２，交流化信号Ｍ，キャリー信号ＥＩＯ１，ＥＩＯ２が入力されるランダムロジック 回路３１０を有しており（【００３５】，【００３８】），各セグメントドライバは，データ信号線の数が４０出力数分ごとにブロック分割され，各ブロック（ＩＣＢＬＫ１～６）は，シフトレジスタ３０１，ビットラッチ回路３０２，ラインラッチ回路３０３，出力回路３０４を備え，そのブロックごとにブロック内の回路を停止状態とするスタンバイ回路３０ ５（１）～（６ １～６）は，シフトレジスタ３０１，ビットラッチ回路３０２，ラインラッチ回路３０３，出力回路３０４を備え，そのブロックごとにブロック内の回路を停止状態とするスタンバイ回路３０ ５（１）～（６）を有しており，（【００２９】，【００３６】）セグメントドライバ内部のデータバスはブロックごとに分割され，ブロック内データバスＳＳＳＤは，上記スタンバイ回路３０５と上記ビットラッチ回路３０２を接続し，内部データバスＳＳＤは，上記スタンバイ回路３０５とスタンバイ回路３０６を接続するものであり（【００３６】，【図１】）， ＩＣＢＬＫ４～６にそれぞれ対応するスタンバイ回路３０６（４）～３０６ （６）は，内部データバスＳＳＤ（４）とＳＳＤ（５）を介してこの順に直列に接続され，スタンバイ回路３０６（４）からの出力を受ける内部データバスＳＳＤ（４）は，分岐してスタンバイ回路３０５（４）及びスタンバイ回路３０６（５）に接続され，スタンバイ回路３０６（５）からの出力を受ける内部データバスＳＳＤ（５）は，分岐してスタンバイ回路３０５（５） 及びスタンバイ回路３０６（６）に接続され（【図１】），上記出力回路３０４は，ラインラッチ回路３０３から入力された表示用データの電圧レベルを液晶駆動用の高電圧レベルに変換し，また電源回路１０２から供給される３レベルのデータ信号線駆動電圧を選択するため，この高電圧レベルに変換したデータと，交流化信号Ｍとから，交流化演算を行い， 電源回路１０２から供給される３レベルのデータ信号線駆動電圧の中の１つを各セグメント電極（データ信号線）に出力するものであり（【００２０】），スタンバイ回路３０６（４）には，上記ランダムロジック回路３１０のスタンバイ回路３０７から内部データバスＳＤを介して特定の画素列 メント電極（データ信号線）に出力するものであり（【００２０】），スタンバイ回路３０６（４）には，上記ランダムロジック回路３１０のスタンバイ回路３０７から内部データバスＳＤを介して特定の画素列を駆動するためのデータ信号線駆動電圧を生成するための表示データＤＡＴＡが入力 され（【０００４】ないし【０００６】，【００３８】，【図１】，前記（ア）），ＩＣＢＬＫ４が出力Ｙ１２１～１６０の表示データＤＡＴＡをラッチすると，信号ＳＥＴ＿Ｎ（キャリー信号）がスタンバイ回路３０６（５）に入力され（【００４７】，【００６３】，【図１２】），スタンバイ回路３０６（５）がスタンバイ状態から動作状態となり，内部データバスＳＳＤ（５） がスタンバイ状態から動作状態となる（【００４６】，【００４７】，【図２】，【図１２】）と共に，信号ＳＥＴ＿Ｎがスタンバイ回路３０５（５）に入力されてスタンバイ回路３０５（５）がスタンバイ状態から動作状態となり，ブロック内データバスＳＳＳＤ（５）がスタンバイ状態から動作状態となり（【００４８】，【００５６】，【００５７】，【００６３】，【図 ２】，【図１０】）， ＩＣＢＬＫ５が出力Ｙ１６１～２００の表示データＤＡＴＡをラッチすると，信号ＳＥＴ＿Ｎ（キャリー信号）がスタンバイ回路３０６（６）に入力され（【００４７】，【００４８】，【００６３】，【図１２】），スタンバイ回路３０６（６）がスタンバイ状態から動作状態となり，内部データバスＳＳＤ（６）がスタンバイ状態から動作状態となる（【００４６】，【０ ０４７】，【図１２】）と共に，信号ＳＥＴ＿Ｎがスタンバイ回路３０５（６）に入力されてスタンバイ回路３０５（６）がスタンバイ状態から動作状態となり，ブロック内データバスＳＳＳＤ（６）がスタンバイ ０４７】，【図１２】）と共に，信号ＳＥＴ＿Ｎがスタンバイ回路３０５（６）に入力されてスタンバイ回路３０５（６）がスタンバイ状態から動作状態となり，ブロック内データバスＳＳＳＤ（６）がスタンバイ状態から動作状態となり（【００４８】，【００５６】，【００５７】，【図２】，【図１０】），各ブロック内データバスＳＳＳＤ（４）ないしＳＳＳＤ（６）が信号ＳＥ Ｔ＿Ｎ（キャリー信号）の入力を契機として動作状態（Ｈｉｇｈレベル）となっているときには，必ず対応する各内部データバスＳＳＤ（４）ないしＳＳＤ（６）も信号ＳＥＴ＿Ｎ（キャリー信号）の入力を受けて動作状態（Ｈｉｇｈレベル）となっており（【００４６】ないし【００４８】，【図２】，前記（ウ）），各ブロック内データバスＳＳＳＤ（４）ないしＳＳＳＤ（６） は，各内部データバスＳＳＤ（４）ないしＳＳＤ（６）の動作開始（Ｈｉｇｈレベルの立ち上がり）の順番に順次動作開始しており，かつ，各ブロック内データバスＳＳＳＤ（４）ないしＳＳＳＤ（６）と各内部データバスＳＳＤ（４）ないしＳＳＤ（６）の動作開始のタイミングは一致している（【００３９】，【図２】，前記（イ））， 前記液晶表示装置の前記画素を駆動する方法（判決注・「前記（ア）」は引用文献の【０００４】ないし【０００６】，【００３８】及び【図１】の記載から，「前記（イ）」は【図２】のタイミング図からそれぞれ，本件審決において認定された事項である。なお，「前記（ウ）」とあるのは「前記（イ）」の誤記と認められる。） 第３ 当事者の主張 １ 取消事由１（独立特許要件の判断の誤り）⑴ 原告の主張ア引用発明は，「有効化コントローラ」の構成を有さないこと補正発明においては，「有効化コントローラ」が，「特 事者の主張 １ 取消事由１（独立特許要件の判断の誤り）⑴ 原告の主張ア引用発明は，「有効化コントローラ」の構成を有さないこと補正発明においては，「有効化コントローラ」が，「特定の画素列用である列データ信号が制御可能バスバッファから他の制御可能バスバッフ ァに順次与えられ，各ノードが順次時間的に駆動されるように，前記２つ以上の制御可能バスバッファの直列接続されたストリングにおいて各制御可能バスバッファを順次有効化することであって，前記制御可能ローカル出力バッファが有効化中のときに少なくとも関連するノードが有効化中であるように，前記制御可能ローカル出力バッファのそれぞれを，前記 制御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と同期して順次有効化すること」（以下「バッファ有効化プロセス」という。）の主体となるものである。 「有効化コントローラ」が主体とならないものは，補正発明における「バッファ有効化プロセス」に当たらないところ，引用発明は「有効化コント ローラ」の構成を有さないから，引用文献には「バッファ有効化プロセス」について開示も示唆もないというべきである。 そうすると，引用発明に基づき補正発明の新規性を否定した本件審決の判断は誤りである。 イ補正の機会が不十分であること 審査官は，拒絶査定において，本願の特許請求の範囲の請求項９（甲４。 別紙３参照）に関し，引用発明における「スタンバイ回路３０５およびスタンバイ回路３０６を順次有効化する」との動作の主体がスタンバイ回路３０５及びスタンバイ回路３０６であると考えるのが妥当であるとの内容を暗黙的に示していた。仮に審査官が拒絶査定において「スタンバイ回 路３０５およびスタンバイ回路３０６を順次有効化する」との動作 ０５及びスタンバイ回路３０６であると考えるのが妥当であるとの内容を暗黙的に示していた。仮に審査官が拒絶査定において「スタンバイ回 路３０５およびスタンバイ回路３０６を順次有効化する」との動作の主体 が各「ブロックＩＣＢＬＫ」であることを明示的に示していれば，原告において，各ブロックＩＣＢＬＫに相当する構成とは異なるコントローラを記載した補正案を提示したであろうことは明白である。 よって，請求項９の「有効化コントローラ」に相当する構成がどのようなものであるかを明確にせずに拒絶したことによって，請求項１に対する 適切な補正の機会が失われたことは明らかである。 ウ小括補正発明は新規性及び進歩性を有し，独立特許要件を満たすから，審決の判断は誤りである。 ⑵ 被告の主張 ア引用発明に「バッファ有効化プロセス」が開示されていること補正発明は方法の発明であり，「バッファ有効化プロセス」における「順次有効化する」という行為の主体が何であるかについては，本件補正後の請求項１に何ら特定されていない。したがって，引用発明が「バッファ有効化プロセス」という行為の主体となる「有効化コントローラ」の構成を 有さないから，補正発明が新規性・進歩性を有するという原告の主張は，そもそも本件補正後の請求項１の記載に基づかない主張であって，失当である。 また，仮に，本件補正後の請求項１において，「バッファ有効化プロセス」という行為の主体が「有効化コントローラ」であることが特定されて いたとしても，引用発明における各「ブロックＩＣＢＬＫ」が「有効化コントローラ」に相当するものであり，本件補正後の請求項１に係る発明が新規性及び進歩性を有さないことに変わりはなく，本件審決の判断に誤りはない。 発明における各「ブロックＩＣＢＬＫ」が「有効化コントローラ」に相当するものであり，本件補正後の請求項１に係る発明が新規性及び進歩性を有さないことに変わりはなく，本件審決の判断に誤りはない。 イ小括 よって，補正発明が独立特許要件を満たさないとした本件審決の判断に 誤りはない。 ２ 取消事由２（審理不尽）⑴ 原告の主張本件では，請求項１ないし１８に係る全ての発明について拒絶査定がされた。これに対して，本件審決は，請求項１の発明だけを原告の意思とは無関 係に一方的に選択して審理し，請求項２ないし１８の発明について拒絶査定の当否について何ら審理することなく，原告の審判請求を成り立たないとした。 特許法の目的とする発明保護の観点からすれば，拒絶査定の対象となった個々の発明について，拒絶査定の違法性の有無について審理が行なわれるべ きであり，たとえ，請求項１の発明に対する拒絶査定は維持されるべき場合であっても，請求項９の発明に対する拒絶査定が取り消されるべき場合には，それを取り消し，出願人が請求項９に係る発明について特許が取得できるように補正等の機会を与えるべきである。 請求項１のみを審理し，他の請求項の存在を無視したことは，審理不尽で ある。 ⑵ 被告の主張最高裁判決（最高裁平成１９年（行ヒ）第３１８号同２０年７月１０日第一小法廷判決・民集６２巻７号１９０５頁）が説示するように，特許法は，１つの特許出願に対し，１つの行政処分としての特許査定又は特許審決がさ れ，これに基づいて１つの特許が付与され，１つの特許権が発生するという基本構造を前提としており，請求項ごとに個別に特許が付与されるものではない。このような構造に基づき，複数の請求項に係る特許出願であ れ，これに基づいて１つの特許が付与され，１つの特許権が発生するという基本構造を前提としており，請求項ごとに個別に特許が付与されるものではない。このような構造に基づき，複数の請求項に係る特許出願であっても，特許出願の分割をしない限り，当該特許出願の全体を一体不可分のものとして特許査定又は拒絶査定をするほかなく，一部の請求項に係る特許出願につ いて特許査定をし，他の請求項に係る特許出願について拒絶査定をするとい うような可分的な取扱いは予定されていない。一方で，特許法は，複数の請求項に係る特許又は特許権の一体不可分の取扱いを貫徹することが不適当と考えられる一定の場合には，特に明文の規定をもって，請求項ごとに可分的な取扱いを認める旨の例外規定を置いている。 ここで，特許請求の範囲，明細書又は図面の補正についての特許法の規定 をみると，同法には，一つの手続補正書によりされた補正については，補正事項ごと又は請求項ごとの補正としてその可否を審理・判断することの明文の規定はない。したがって，一つの手続補正書によりされた，特許請求の範囲，明細書又は図面についての補正については，補正事項ごと又は請求項ごとにそれを却下するか否かを審理・判断するのではなく，一つの手続補正書 によりされた補正は一体として扱い，一部に補正要件違反がある場合にその補正を全体として却下することは，正当な法解釈に従った実務である。 第４ 当裁判所の判断 １ 明細書の記載事項について⑴ 審判時における本願に係る明細書及び図面（ただし，本件補正後のもの。 以下，これらを併せて「本願明細書等」という。）には，別紙１のとおりの記載がある。 ⑵ 前記⑴の記載事項によれば，本願明細書等には，次のような開示があることが認められる。 ア表示スク 以下，これらを併せて「本願明細書等」という。）には，別紙１のとおりの記載がある。 ⑵ 前記⑴の記載事項によれば，本願明細書等には，次のような開示があることが認められる。 ア表示スクリーンを含むモバイルコンピューティングデバイスは可動性向 上のために物理的大きさが制限されるため，高解像度の大型ディスプレイの視覚体験は，容易に再現できないという問題があった。 消費者は，ハンズフリーの高品質で携帯可能なカラーディスプレイの解決策（ソリューション）を求めているところ，そのようなディスプレイのソリューションには実用サイズおよび重量の制限があるため，結果的に， 利用可能な電力リソース（例えばバッテリーサイズ）が制限されてしまう が，ディスプレイの電力消費を少なくすれば，関連づけられた電力リソースの１回の充電でディスプレイが動作できる時間が増加する（【０００３】，【０００４】）。 イそこで，「本発明」は，マイクロディスプレイによって使用される電力を低減するため，バッファのグループを選択的に有効化して，それに付随 または関連するローカル出力バスを選択的に駆動することとし，バスバッファ４０４を被制御バスバッファ５０４に置き換えて，被制御バッファを必要なときだけ有効化することにより，ドライバ４０４のキャパシタンスを低減し，電力を低減した（【００３４】，【００３６】，【００３７】）。 ウ 「本発明」は，バッファ５０４の出力ノードの全てが常にアクティブで はないようにバッファ５０４を順次アクティベートすることにより，（時間平均で）バッファ５０４の電力要求を４０パーセント以上低減し得る（【００４３】）。 ２ 引用発明について⑴ 引用文献の記載事項について 引用文献（甲１）には，別紙２のような 時間平均で）バッファ５０４の電力要求を４０パーセント以上低減し得る（【００４３】）。 ２ 引用発明について⑴ 引用文献の記載事項について 引用文献（甲１）には，別紙２のような記載がある。 ⑵ 前記⑴によれば，引用文献には，本件審決が認定したとおりの引用発明を認定することができる。 ３ 取消事由１（独立特許要件の判断の誤り）について⑴ 補正発明と引用発明の対比 ア引用発明のｎ本のセグメント電極は，補正発明の「列電極」に相当し，引用発明のｍ本のコモン電極は，補正発明の「行電極」に相当し，上記ｎ本のセグメント電極とｍ本のコモン電極との交差部が構成する画素領域は「画素アレイ」といえる。また，引用発明におけるセグメント電極に印加するデータ信号線駆動電圧は，「特定の画素列用である列データ信号」 に相当する。 そうすると，引用発明は，補正発明の「画素アレイに使用するための列データ信号であって，それぞれ特定の画素列用である列データ信号を生成する方法であって，」に相当する構成を有するといえる。 イ引用発明の「スタンバイ回路３０６（４）」ないし「スタンバイ回路３０６（６）」のそれぞれは，補正発明の「制御可能バスバッファ」に相当 する。 引用発明の「スタンバイ回路３０６（４）」ないし「スタンバイ回路３０６（６）」を内部データバスＳＳＤ（４），ＳＳＤ（５）を介して接続することは，補正発明の「２つ以上の制御可能バスバッファを直列に接続して前記２つ以上の制御可能バスバッファの直列接続されたストリング を形成する」ことに相当する。 引用発明の「スタンバイ回路３０５（４）」及び「スタンバイ回路３０５（５）」は，それぞれ補正発明の「制御可能ローカル出力バッファ」に相 列接続されたストリング を形成する」ことに相当する。 引用発明の「スタンバイ回路３０５（４）」及び「スタンバイ回路３０５（５）」は，それぞれ補正発明の「制御可能ローカル出力バッファ」に相当する。 引用発明において，スタンバイ回路３０６（４）からの出力を受け，分 岐してスタンバイ回路３０５（４）及びスタンバイ回路３０６（５）に接続される内部データバスＳＳＤ（４），及び，スタンバイ回路３０６（５）からの出力を受け，分岐してスタンバイ回路３０５（５）及びスタンバイ回路３０６（６）に接続される内部データバスＳＳＤ（５）の分岐する箇所は，それぞれ補正発明の「ノード」に相当する。 そして，引用発明において，スタンバイ回路３０６（４）の出力は分岐する箇所を含む内部データバスＳＳＤ（４）を駆動し，スタンバイ回路３０５（４）の入力に接続され，同様に，スタンバイ回路３０６（５）の出力は分岐する箇所を含む内部データバスＳＳＤ（５）を駆動し，スタンバイ回路３０５（５）の入力に接続されるといえる。 そうすると，引用発明は，補正発明の「２つ以上の制御可能バスバッフ ァを直列に接続して前記２つ以上の制御可能バスバッファの直列接続されたストリングを形成することであって，前記２つ以上の制御可能バスバッファのそれぞれの出力は付随ノードを駆動するものであり，各ノードは関連する制御可能ローカル出力バッファの入力に電気的に結合されるように，形成すること」に相当する構成を有するといえる。 ウ引用発明において，「表示データＤＡＴＡ」は，補正発明の「列データ信号」に相当するところ，まず，各セグメントドライバのランダムロジック回路３１０のスタンバイ回路３０７に入力され，内部データバスＳＤを介してスタンバイ回路３０６（ ＤＡＴＡ」は，補正発明の「列データ信号」に相当するところ，まず，各セグメントドライバのランダムロジック回路３１０のスタンバイ回路３０７に入力され，内部データバスＳＤを介してスタンバイ回路３０６（４）に入力され，内部データバスＳＳＤ（４）を介してスタンバイ回路３０６（５）に入力され，内部データバスＳＳＤ （５）を介してスタンバイ回路３０６（６）に入力され，更に，内部データバスＳＳＤ（４）及びＳＳＤ（５）の分岐からそれぞれスタンバイ回路３０５（４）及び３０５（５）並びに内部データバスＳＳＳＤ（４）及びＳＳＳＤ（５）を介してブロックＩＣＢＬＫ４及びＩＣＢＬＫ５のビットラッチ回路３０２を介してラインラッチ３０３にラッチされ，出力回路３ ０４によって最終的にセグメント電極に印加する出力Ｙ１２１～１６０，Ｙ１６１～２００を生成するものである。 そうすると，引用発明は，補正発明の「前記２つ以上の制御可能バスバッファの直列接続されたストリングの入力に前記列データ信号を提供することであって，前記制御可能バスバッファの１つが前記列データ信号を 受信して，その出力が他の制御可能バスバッファに与えられて，順次このように続いていくものである，こと」との構成を有するといえる。 エ引用文献の【図２】には，内部データバスＳＳＤ（４）及びＳＳＤ（５）が表示データラッチ用クロックＣＬ２の３０及び４０と示されるタイミングの後で順次時間的に動作状態となることが示されているところ，分岐 する箇所（ノード）を含む内部データバスＳＳＤ（４）及びＳＳＤ（５） は，それぞれスタンバイ回路３０６（４）及び３０６（５）により駆動されるから，スタンバイ回路３０６（４）及び３０６（５）は上記のタイミングで順次有効化されているといえる。 びＳＳＤ（５） は，それぞれスタンバイ回路３０６（４）及び３０６（５）により駆動されるから，スタンバイ回路３０６（４）及び３０６（５）は上記のタイミングで順次有効化されているといえる。 また，引用文献の【図２】には，内部データバスＳＳＤ（４）が動作状態となるタイミング（スタンバイ回路３０６（４）が動作状態されるタイ ミング）と同期して内部データバスＳＳＳＤ（４）が動作状態となり，内部データバスＳＳＤ（５）が動作状態となるタイミング（スタンバイ回路３０６（５）が動作状態されるタイミング）と同期して内部データバスＳＳＳＤ（５）が動作状態となることが示されている。そして，上記のタイミングで内部データバスＳＳＳＤ（４）及びＳＳＳＤ（５）が動作状態と なることは，それぞれスタンバイ回路３０５（４）及び３０５（５）が順次有効化されることである。 そうすると，引用発明は，補正発明の「各ノードが順次時間的に駆動されるように，前記２つ以上の制御可能バスバッファの直列接続されたストリングにおいて各制御可能バスバッファを順次有効化することであって， 前記制御可能ローカル出力バッファが有効化中のときに少なくとも関連するノードが有効化中であるように，前記制御可能ローカル出力バッファのそれぞれを，前記制御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と同期して順次有効化すること」との構成を有するといえる。 オ以上によれば，引用発明は，補正発明の発明特定事項を全て含むので，補正発明は引用文献に記載された発明である。 ⑵ 原告の主張についてア原告は，前記第３の１⑴アのとおり，「有効化コントローラ」が主体とならないものは，補正発明における「バッファ有効化プロセス」に当たら ないところ，引用発明 ⑵ 原告の主張についてア原告は，前記第３の１⑴アのとおり，「有効化コントローラ」が主体とならないものは，補正発明における「バッファ有効化プロセス」に当たら ないところ，引用発明は，「有効化コントローラ」の構成を有さないから， 引用文献には「バッファ有効化プロセス」について開示も示唆もない旨主張する。 しかし，補正発明（請求項１）において，「有効化コントローラ」については記載されていないのであるから，引用発明が原告主張の「有効化コントローラ」を含まないからといって，補正発明が「バッファ有効化プロ セス」の構成を有する点で引用発明と相違し，新規性を有するということにはなり得ない。本件補正後の請求項９の記載は，別紙３の２のとおりであり（甲７），確かに同項には「有効化コントローラ」に関する記載があるものの，上記のとおり請求項１に記載がない以上は，結論を左右しない。 引用発明が，「各ノードが順次時間的に駆動されるように，前記２つ以 上の制御可能バスバッファの直列接続されたストリングにおいて各制御可能バスバッファを順次有効化することであって，前記制御可能ローカル出力バッファが有効化中のときに少なくとも関連するノードが有効化中であるように，前記制御可能ローカル出力バッファのそれぞれを，前記制御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と同 期して順次有効化すること」との補正発明の構成を有することは前記⑴エのとおりである（なお，原告主張の「バッファ有効化プロセス」の中で，「特定の画素列用である列データ信号が制御可能バスバッファから他の制御可能バスバッファに順次与えられ，」という記載は，同趣旨の「特定の画素列用である列データ信号を受信して，その出力が他の制御可能バス バッファに与 列データ信号が制御可能バスバッファから他の制御可能バスバッファに順次与えられ，」という記載は，同趣旨の「特定の画素列用である列データ信号を受信して，その出力が他の制御可能バス バッファに与えられて，順次このように続いていくものであり，」という記載が請求項９には存在するものの，請求項１には一切存在しない。）。 したがって，原告の主張は採用できない。 イ原告は，前記第３の１⑴イのとおり，審査官の拒絶査定における指示が不当であり，請求項１に対する適切な補正の機会が失われた旨主張する。 しかし，そもそも拒絶査定（甲５）において「スタンバイ回路３０５お よびスタンバイ回路３０６を順次有効化する」との動作の主体がスタンバイ回路３０５及びスタンバイ回路３０６であると考えるのが妥当であるとの内容が示されているとは認められない。また，原告は，請求項９の「有効化コントローラ」についてるる主張するが，請求項１に記載のない以上，「有効化コントローラ」に相当する構成がどのようなものであるかを明確 に示さなかったことによって，請求項１に対する関係で適切な補正の機会が失われたともいえない。したがって，原告の主張は採用できない。 ⑶ 小括以上のとおりであって，補正発明は新規性を有さず，独立特許要件を満たさないとした本件審決の判断に誤りはない。 ４ 取消事由２（審理不尽）について⑴ 原告は，前記第３の２⑴のとおり，本件審決が請求項１のみを審理し，他の請求項の審理をしていないことは審理不尽であると主張する。 ⑵ しかし，特許法は，一つの特許出願に対し，一つの行政処分としての特許査定又は特許審決がされ，これに基づいて一つの特許が付与され，一つの特 許権が発生するという基本構造を前提としており，請 ⑵ しかし，特許法は，一つの特許出願に対し，一つの行政処分としての特許査定又は特許審決がされ，これに基づいて一つの特許が付与され，一つの特 許権が発生するという基本構造を前提としており，請求項ごとに個別に特許が付与されるものではない。このような構造に基づき，複数の請求項に係る特許出願であっても，特許出願の分割をしない限り，当該特許出願の全体を一体不可分のものとして特許査定又は拒絶査定をするほかなく，一部の請求項に係る特許出願について特許査定をし，他の請求項に係る特許出願につい て拒絶査定をするというような可分的な取扱いは予定されていない。このことは，特許法４９条，５１条の文言のほか，特許出願の分割という制度の存在自体に照らしても明らかである（最高裁判所平成１９年（行ヒ）第３１８号同２０年７月１０日第一小法廷判決・民集６２巻７号１９０５頁参照）。 特許法は，複数の請求項に係る特許ないし特許権の一体不可分の取扱いを 貫徹することが不適当と考えられる一定の場合には，明文の規定をもって請 求項ごとに可分の取扱いを認める旨の例外規定をおいているが（１２３条１項柱書後段，１２６条３項等），一つの手続補正書によりされた補正について，請求項ごとの補正としてその可否を審理・判断することを定める規定はないから，本件補正を一体として扱い，請求項１に補正要件違反があることを理由に本件補正を全体として却下し，本件審判の請求が成り立たないとし た本件審決に審理の不尽はない。 ５ 結論以上によれば，補正発明は，引用文献に記載された発明であり，特許法２９条１項３号の規定により，特許出願の際独立して特許を受けることができないとした本件審決の判断に誤りはないから，原告が主張する取消事由は，理由が ない。 したがって れた発明であり，特許法２９条１項３号の規定により，特許出願の際独立して特許を受けることができないとした本件審決の判断に誤りはないから，原告が主張する取消事由は，理由が ない。 したがって，原告の請求は，理由がないからこれを棄却することとして，主文のとおり判決する。 知的財産高等裁判所第４部 裁判長裁判官菅野雅之 裁判官本吉弘行 裁判官岡山忠広（別紙１） （別紙２） （別紙３） １ 拒絶査定時のもの【請求項９】画素アレイ用の列ドライバであって，２つ以上の制御可能バスバッファを直列に接続して前記２つ以上の制御可能バスバッファの直列接続されたストリングを形成した制御可能バスバッファであって，各制御可能バスバッファは付随ノードを駆動する出力を有する制御可能バスバッファと，２つ以上の制御可能ローカル出力バッファであって，各制御可能ローカル出力バッファは，前記付随ノードの１つに電気的に結合された入力を有し，かつ前記画素アレイの１つ以上の列を駆動する出力を有する制御可能ローカル出力バッファと，前記２つ以上の制御可能バスバッファの直列接続されたストリングの１つ以上のバス有効化入力を駆動し，かつ前記 つ前記画素アレイの１つ以上の列を駆動する出力を有する制御可能ローカル出力バッファと，前記２つ以上の制御可能バスバッファの直列接続されたストリングの１つ以上のバス有効化入力を駆動し，かつ前記２つ以上の制御可能ローカル出力バッファの１つ以上のローカル出力有効化入力を駆動する，有効化コントローラと，を備え，前記有効化コントローラは，各ノードがバスシーケンスに従って駆動されるように，前記２つ以上の制御可能バスバッファの直列接続されたストリングにおいて各制御可能バスバッファを順次有効化するものであり，前記有効化コントローラは，さらに，前記制御可能バスバッファが有効化中のときに少なくとも関連するノードが有効化中であるように，前記制御可能ローカル出力バッファのそれぞれを，前記制御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と同期して順次有効化する，列ドライバ。 ２ 本件補正後のもの 【請求項９】画素アレイ用の列ドライバであって，２つ以上の制御可能バスバッファを直列に接続して前記２つ以上の制御可能バスバッファの直列接続されたストリングを形成した制御可能バスバッファであって，当該制御可能バスバッファの１つが特定の画素列用である列データ信号を受信して，その出力が他の制御可能バスバッファに与えられて，順次このように続いていくものであり，各制御可能バスバッファは付随ノードを駆動する出力を有する制御可能バスバッファと，２つ以上の制御可能ローカル出力バッファであって，各制御可能ローカル出力バッファは，前記付随ノードの１つに電気的に結合された入力を有し，かつ前記画素アレイの１つの列を駆動する出力を有する制御可能ローカル出力バッファと，前記２つ以上の制御可能バスバッファの直列接続されたストリン 付随ノードの１つに電気的に結合された入力を有し，かつ前記画素アレイの１つの列を駆動する出力を有する制御可能ローカル出力バッファと，前記２つ以上の制御可能バスバッファの直列接続されたストリングの１つ以上のバス有効化入力を駆動し，かつ前記２つ以上の制御可能ローカル出力バッファの１つ以上のローカル出力有効化入力を駆動する，有効化コントローラと，を備え，前記有効化コントローラは，各ノードがバスシーケンスに従って駆動されるように，前記２つ以上の制御可能バスバッファの直列接続されたストリングにおいて各制御可能バスバッファを順次有効化するものであり，前記有効化コントローラは，さらに，前記制御可能バスバッファが有効化中のときに少なくとも関連するノードが有効化中であるように，前記制御可能ローカル出力バッファのそれぞれを，前記制御可能バスバッファの前記順次有効化の順番でかつこの順次有効化と同期して順次有効化する，列ドライバ。
▼ クリックして全文を表示