平成２４年１月３１日判決言渡平成２３年（行ケ）第１０１２１号審決取消請求事件平成２３年１２月１２日口頭弁論終結判決 原告ルネサスエレクトロニクス株式会社 訴訟代理人弁護士飯田秀郷同隈部泰正同森山航洋訴訟代理人弁理士筒井大和同小塚善高同菅田篤志同関浩徳同中野公一同矢口哲也 被告特許庁長官指定代理人川端修同藤原敬士同田村耕作同須藤康洋同芦葉松美 主文 １ 特許庁が不服２００９－３７３４号事件について平成２３年２月２８日にした審決を取り消す。 ２ 訴訟費用は被告の負担とする。 事実 及び理由第１ 請求主文同旨第２ 当事者間に争いのない事実 １ 特許庁における手続の経緯等本願は，平成１１年１１月２９日に出願した特願平１１－３３８６５７号の分割出願として，平成１８年５月２２日に特許出願されたものである（特願２００６－１４０９９５号。出願時の発明の名称「半導体装置の製造方法」）。本願は，平成２１年１月７日付けで拒絶査定がされ，これに対し，原告は，同年２月１９日，拒絶査定に対 出願されたものである（特願２００６－１４０９９５号。出願時の発明の名称「半導体装置の製造方法」）。本願は，平成２１年１月７日付けで拒絶査定がされ，これに対し，原告は，同年２月１９日，拒絶査定に対する不服審判の請求（不服２００９－３７３４号）をするとともに，同日付けで手続補正をした（上記補正後の発明の名称「樹脂封止型半導体装置の製造方法」）。さらに，原告は，平成２３年１月２４日付けで手続補正（以下「本件補正」という。）をしたが，特許庁は，同年２月２８日，「本件審判の請求は，成り立たない。」との審決をし（以下「審決」という。），その謄本は，同年３月１５日，原告に送達された。 ２ 特許請求の範囲の記載本件補正後の特許請求の範囲（請求項の数６）の請求項１の記載は，次のとおりである（以下，本件補正後の請求項１に係る発明を「本願発明」といい，本件補正後の明細書を「本願明細書」という。）。 「【請求項１】（ａ） 上面と，前記上面に設けられた複数の半導体チップ搭載領域と，前記上面とは反対側の下面とを有するマトリクス基板を準備する工程，（ｂ） 複数の半導体チップを前記複数の半導体チップ搭載領域に，それぞれ搭載する工程，（ｃ） 前記複数の半導体チップのそれぞれと前記マトリクス基板に形成された 前記複数の第１パッドとを，複数のワイヤで接続する工程，（ｄ） 前記複数の半導体チップおよび前記複数のワイヤを樹脂で封止する工程，（ｅ） 前記複数の半導体チップのうちの互いに隣り合う領域における前記マトリクス基板および前記樹脂を切断し，複数の樹脂封止型半導体装置を取得する工程，を含み，取得された前記複数の樹脂封止型半導体装置のそれぞれは，分割された前記マトリクス基板の前記下面に，複数の第２パッドと，複数の配線と，アドレ 複数の樹脂封止型半導体装置を取得する工程，を含み，取得された前記複数の樹脂封止型半導体装置のそれぞれは，分割された前記マトリクス基板の前記下面に，複数の第２パッドと，複数の配線と，アドレス情報パターンとを有し，分割された前記マトリクス基板の前記上面は，前記樹脂で覆われており，前記複数の配線は，前記複数の第２パッドのそれぞれと一体に形成され，前記アドレス情報パターンは，前記複数の第２パッドおよび前記複数の配線を除く領域に形成されており，前記アドレス情報パターンは，前記（ｂ）工程に先立ち，形成されていることを特徴とする樹脂封止型半導体装置の製造方法。」 ３ 審決の理由審決の理由は，別紙審決書写しのとおりである。要するに，本願発明は，特開平１１－７４２９６号公報（甲５。以下「引用文献」といい，引用文献に記載された発明を「引用発明」という。）及び，特開平７－３３５５１０号公報（甲１６。以下「周知例１」という。），特開平５－３２２７号公報（甲１７。以下「周知例２」という。），特開平５－２１８６００号公報（甲４。以下「周知例３」という。），特開平１１－２０４７２０号公報（甲２１。以下「周知例４」という。）に記載されたような周知技術に基づいて，当業者が容易に発明することができたものであるから，特許法２９条２項により特許を受けることができないとするものである。 審決が認定した引用発明の内容，同発明と本願発明との一致点及び相違点は以下のとおりである。 (1) 引用発明の内容 共通基板プレート１０２の面１０２ａ上に，電気接続領域１０４ａ及び共通基板プレート１０２を通過して領域１０４ａに接続される多数の電気的接続手段である多数のグループ１０４を形成する工程と，このグループ１０４に対応したマトリックス構造で 電気接続領域１０４ａ及び共通基板プレート１０２を通過して領域１０４ａに接続される多数の電気的接続手段である多数のグループ１０４を形成する工程と，このグループ１０４に対応したマトリックス構造で，多数のチップ１０３を共通基板プレート１０２の面１０２ａの反対側の面１０２ｂ上の取り付け領域１０９に取り付ける工程と，各チップ１０３の接続パッド１１０に複数の電気接続ワイヤ１０５を接続することによって，接続パッド１１０を共通基板プレート１０２の接続手段に接続する工程と，共通基板プレート１０２，複数のチップ１０３，及び，接続ワイヤ１０５を含む組立体１１１を，射出成型用型１１２の中に置いて封止樹脂を射出して，容器１０６内に共通プレート１０２に接続されるチップ１０３を有する六面体のブロック１１７を得る工程と，共通基板プレート１０２の面１０２ａの接続領域１０４の上に，接続ドロップ又はビーズ１０７を置く工程と，グループ１０４間に延びる縦横の分割線１２１及び１２２に沿って，六面体のブロック１０７を縦方向及び横方向に切断する工程とによって，複数個の半導体パッケージ１を製作する方法であって，チップ１０３及び接続ワイヤ１０５を封止する樹脂は，共通基板プレート１０２の面１０２ｂを覆い，グループ１０４は，面１０２ａ上に，幅方向に５グループ，長さ方向に２０グループのマトリックス構造に配置され，半導体パッケージ１は，プリント回路基板上の線にはんだ付けされる複数個の半導体パッケージ１を製作する方法(2) 一致点「（ａ）上面と，前記上面に設けられた複数の半導体チップ搭載領域と，前記上面とは反対側の下面とを有するマトリクス基板を準備する工程，（ｂ）複数の半導体チップを前記複数の半導体チップ搭載領域に，それぞれ搭載す る工程，（ｃ 複数の半導体チップ搭載領域と，前記上面とは反対側の下面とを有するマトリクス基板を準備する工程，（ｂ）複数の半導体チップを前記複数の半導体チップ搭載領域に，それぞれ搭載す る工程，（ｃ）前記複数の半導体チップのそれぞれと前記マトリクス基板に形成された前記複数の第１パッドとを，複数のワイヤで接続する工程，（ｄ）前記複数の半導体チップおよび前記複数のワイヤを樹脂で封止する工程，（ｅ）前記複数の半導体チップのうちの互いに隣り合う領域における前記マトリクス基板および前記樹脂を切断し，複数の樹脂封止型半導体装置を取得する工程，を含み，取得された前記複数の樹脂封止型半導体装置のそれぞれは，分割された前記マトリクス基板の前記下面に，複数の第２パッドを有し，分割された前記マトリクス基板の前記上面は，前記樹脂で覆われている樹脂封止型半導体装置の製造方法。」(3) 相違点ア相違点１本願発明では，分割されたマトリクス基板の下面に，複数の配線を有し，前記複数の配線は，前記複数の第２パッドのそれぞれと一体に形成されているのに対し，引用発明では，本願発明の「第２パッド」に相当する「接続領域１０４」は有しているものの，複数の配線を有し，前記複数の配線は，前記複数の第２パッドのそれぞれと一体に形成されているかどうかについては，不明な点。 イ相違点２本願発明では，分割された前記マトリクス基板の前記下面に，アドレス情報パターンとを有し，前記アドレス情報パターンは，前記複数の第２パッドおよび前記複数の配線を除く領域に形成されており，前記アドレス情報パターンは，前記（ｂ）工程に先立ち，形成されているのに対し，引用発明では，このような構成は備えていない点。 第３ 取消事由に関する原告の主張 １ 取消事由１（周知技術 ており，前記アドレス情報パターンは，前記（ｂ）工程に先立ち，形成されているのに対し，引用発明では，このような構成は備えていない点。 第３ 取消事由に関する原告の主張 １ 取消事由１（周知技術の認定の誤り） 審決は，製造工程において素材あるいは製品を分割して，個々の製品を製造する場合に，分割前の素材に，素材の機能に影響を与えない箇所に記号等を表示しておき，製品となってから，その記号等を利用して分割前の場所に起因する不良解析を行うことは，周知例１ないし３に開示されるように周知であると認定する。 しかし，上記認定は失当である。すなわち，周知例１の「ＩＤ１０２」は，個片モールド技術による樹脂封止後，リードフレームから分離する際に，分離前の特定情報を失わないようにチップＩＤとして刻印するものであり，一括モールド技術により樹脂封止して，これを分割して取得した半導体装置を個別に特定するものではない。周知例１のチップＩＤは，ウエハ上での半導体チップの位置などを特定するが，複数搭載されたマトリクス基板の位置情報にはならず，樹脂封止型半導体装置の後工程（特に封止工程）の不良解析はできない。また，周知例２の「識別用文字又は数字８，８’」は，連結された（分割される前の）ＴＡＢ用テープキャリアのパターンを特定するものであり，製品（パッケージ）内には上記識別用文字又は数字は取り込まれず，これに搭載された半導体チップを樹脂で封止した後，切り離されて得られる半導体装置を個別に特定することはできない。さらに，周知例３のアドレス記号３は，ピースに分割された基板を特定するものにすぎず，これに半導体チップが搭載されてモールドされるとの記載はない。 以上のとおり，周知例１ないし３は，一括モールド技術により樹脂封止してこれを分割して取得したそれぞれの半導体 を特定するものにすぎず，これに半導体チップが搭載されてモールドされるとの記載はない。 以上のとおり，周知例１ないし３は，一括モールド技術により樹脂封止してこれを分割して取得したそれぞれの半導体装置について，他に何らの工程を経ることなく，分割前のマトリクス基材においてどの位置にあったかを識別することができ，樹脂封止された半導体装置の後工程（特に封止工程）の不良解析を行うことができるという本願発明の技術を何ら開示していない。にもかかわらず，審決は，本願発明の技術的事項を取り込んで周知例１ないし３を過度に抽象化し，上記周知技術を認定したものであって，周知技術の認定を誤った違法がある。 ２ 取消事由２（容易想到性判断の誤り）(1) 審決は，相違点１について，半導体チップが搭載された基板の搭載面の反 対側の面（実装面）に，複数の配線及びパッドを一体に形成することは，周知例４に開示されるように周知であるとし，相違点２について，製造工程において，素材あるいは製品を分割して個々の製品を製造する場合に，分割前の素材に，素材の機能に影響を与えない箇所に記号等を表示しておき，製品となってから，その記号等を利用して分割前の場所に起因する不良解析を行うことは，周知例１ないし３に開示されるように周知であり，記号等をどの時点で形成するか，どこに設けるかは，適宜当業者が決定する設計的事項であるとして，本願発明は容易想到であると認定，判断する。 しかし，審決の上記認定，判断は，上記のとおり，周知技術の認定に誤りがある上，相違点１が，基板の実装面においてアドレス情報を付与する位置の課題を生じさせる前提要素であることを無視するとともに，相違点２が，本願発明の課題解決のための不可欠な解決手段であるにもかかわらず，周知技術の認定において，本願発明の技術課 レス情報を付与する位置の課題を生じさせる前提要素であることを無視するとともに，相違点２が，本願発明の課題解決のための不可欠な解決手段であるにもかかわらず，周知技術の認定において，本願発明の技術課題を取り込んだ上で，全て周知ないし設計事項にすぎないとするものであって，失当である。 (2) また，仮に周知例１ないし４を公知例として扱い，引用発明に周知例１ないし４を適用しても，以下のとおり，本願発明は容易に想到できたとはいえず，審決の容易想到性判断は失当である。 ア相違点１に係る容易想到性判断の誤り引用発明は，従来技術において，基板プレートに取り付けられ接続されるチップの各々は，基板上で個別に封止された後切断されるものであり，その製造のためにはチップの異なる大きさや基板上での配置に対応する多種類の封止用の型を用意し，基板プレートの大きさに応じた切断ツールを持たねばならないことを課題とし，その解決手段として，「共通基板プレート上に，多数のチップ取り付け領域に対応する接続領域の多数のグループをマトリックス構造で形成し，チップを共通基板プレートの各々の取り付け領域に取り付け，各々のチップを関連する電気接続領域に電気的に接続して，基板プレート及び接続されるチップから構成される組立体を得る こと」，「この組立体を型の中に置き，型に容器材料を射出して，１つの成形操作で，六面体のブロックを取得し，次に続くステップで，上記六面体のブロックを，その厚さ方向で，各々が半導体パッケージを構成する複数のユニットに切断すること」との構成を採用したものである。なお，引用発明において，接続ワイヤ１０５と接続ドロップ・ビーズ７とは，「図示されないこの基板への内部接続」すなわち，多層配線基板の導体パターン等による電気的接続により接続されている。したがって， 。なお，引用発明において，接続ワイヤ１０５と接続ドロップ・ビーズ７とは，「図示されないこの基板への内部接続」すなわち，多層配線基板の導体パターン等による電気的接続により接続されている。したがって，引用発明は，マトリクス基板の下面に「複数の配線」を有していない。 他方，周知例４は，従来技術が用いる接着剤による半導体チップと基板プレートとの接着又は半導体チップの重ね合わせの際の接着において，接着剤の過不足によって生じるパッケージサイズの増大又は接着の剥がれを解決課題とするものである。 上記のとおり，引用発明は，基板の実装面には何ら配線を備えないものであり，基板の実装面に配線を備える必要性はないのに対し，周知例４は，基板への半導体チップの搭載に用いる接着剤の代わりに，ウエハの裏面に絶縁性接着層を設け，あるいは，絶縁性ペーストを用いるものであって，当該基板の構成として，基板実装面に配線を備えるものが開示されていたとしても，両者には課題の共通性もなく，引用発明に周知例４が開示するような基板の実装面に配線を備えさせるものを適用する必然性も示唆もないから，適用の動機付けがない。 したがって，引用発明に周知例４の構成を適用することにより，相違点１に係る構成に容易に想到できたとはいえない。 イ相違点２に係る容易想到性判断の誤り上記のとおり，周知例１のチップＩＤ１０２は，ウエハ上の半導体チップの位置などを特定するもの，周知例２の「識別用文字又は数字８，８’」は，連続された（分割される前の）のＴＡＢ用テープキャリアのパターンを特定するもの，周知例３のアドレス記号３は，ピースに分割された基板を特定するものにすぎず，いずれも本願発明のように，マトリクス基板の半導体チップ搭載領域に搭載した複数の半導体チップを一括して樹脂封止した後，このマトリクス基 アドレス記号３は，ピースに分割された基板を特定するものにすぎず，いずれも本願発明のように，マトリクス基板の半導体チップ搭載領域に搭載した複数の半導体チップを一括して樹脂封止した後，このマトリクス基板を分割することによっ て製造された複数の樹脂封止型半導体装置のマトリクス基板上の位置を特定するものではなく，樹脂封止された半導体装置の後工程（特に封止工程）の不良解析はできない。 また，周知例１のチップＩＤ１０２は，チップ４００の裏面６０又はチップ４００の表面に設けられ，パッケージＩＤ（マーク１０３）は，パッケージ（封止材）８０１の表面に付与されるが，いずれも半導体装置を特定するものではなく，本願発明の「アドレス情報パターン」に相当するものはない。さらに，周知例１の半導体装置の基板は，上面だけではなく，下面もパッケージ（封止材）８０１で覆われおり，パッケージＩＤをマトリクス基板の下面に付することはできない。そして，周知例１は，リードフレームを含めた封止体の表面にパッケージＩＤを付与するものであり，リードフレームから分離する際にその位置関係を維持しつつ，当該封止体の特定情報と対応するパッケージＩＤを別途保持するなどの工程を要するのに対し，本願発明は，マトリクス基板の下面にアドレス情報パターンを形成する構成を採用しており，半導体チップの搭載前にマトリクス基板下面にアドレス情報パターンを形成することができ，他の工程を経ることなく直ちに特定可能な状態にすることが可能となる上，マトリクス基板の下面に形成されている複数の配線やパッドと同一工程でアドレス情報パターンを形成することが可能となる。 さらに，周知例２は，一括モールド技術を適用できないものである上，「識別用文字又は数字８，８’」は，ＴＡＢ用テープキャリアのパターンを特定するために樹 ス情報パターンを形成することが可能となる。 さらに，周知例２は，一括モールド技術を適用できないものである上，「識別用文字又は数字８，８’」は，ＴＡＢ用テープキャリアのパターンを特定するために樹脂で覆われている部分に形成されるものであって，これに複数の半導体チップを搭載して，製造された半導体装置を特定するものではなく，本願発明の「アドレス情報パターン」に相当しない。 そして，周知例３は，複数のプリント配線板が形成されている多数個取り基板において，各プリント配線板に，多数個取り基板での配置位置を示すアドレス記号を形成する技術が記載されているにすぎず，このプリント配線板に半導体チップが搭載されたり，樹脂封止されたりするものであることは記載されていない。周知例３ は，アドレス記号３を１ピース毎に分割されたプリント配線板２に当該ピースを特定するために付するが，その付与位置は記載されておらず，また，アドレス記号は，ピースに半導体チップを搭載して完成した半導体装置を特定するものではなく，本願発明の「アドレス情報パターン」に相当するものではない。 以上のとおり，引用発明に周知例１ないし３を適用しても，本願発明の「アドレス情報パターン」に相当するものを，引用発明の「共通基板プレート１０２（基板２）の下面（２ｂ）」で複数の第２パッド及び複数の配線を除く領域に付与することを容易に想到できたとはいえない。 したがって，引用発明に周知例１ないし３の構成を適用することにより，相違点２に係る構成に容易に想到できたとはいえない。 (3) 小括以上のとおり，本願発明は，引用発明及び周知例１ないし４により容易に想到できたとはいえない。 第４ 被告の反論 １ 取消事由１（周知技術の認定の誤り）に対して原告は，本願発明は，複数の半導体チップを一 ，本願発明は，引用発明及び周知例１ないし４により容易に想到できたとはいえない。 第４ 被告の反論 １ 取消事由１（周知技術の認定の誤り）に対して原告は，本願発明は，複数の半導体チップを一括して樹脂封止した後，このマトリクス基板を分割することによって複数の樹脂封止型半導体装置を製造する発明であるのに対し，周知例１ないし３は，完成した半導体装置を個別に特定するものではなく，樹脂封止型半導体装置の後工程（特に封止工程）の不良解析はできない，本願発明の技術的課題を取り込んで周知例１ないし３を過度に抽象化して周知技術を認定することは，事後分析的な手法であって許されないと主張する。 しかし，原告の上記主張は失当である。すなわち，周知例１には，製品である樹脂封止型半導体装置は，後工程でチップが樹脂封止されてパッケージ化された後も，チップＩＤ１０２によって個別に特定され，不良解析を行うことができることが開示されている。また，周知例２には，日付とＩＣを搭載する何番目の配線パターンかを示す連番の数字を「識別用文字又は数字８，８’」としてＴＡＢフィルムキャ リアに形成し，この「識別用文字又は数字８，８’」によって，完成後における不良の半導体装置を特定する技術が開示されている。さらに，周知例３には，アドレス記号３によって，切り離された後に個々のプリント配線板の不良を特定する技術が開示されるとともに，プリント配線板（配線基板）自体に不良が発生した場合に，配線の原版となるマスターフィルムの不良によって発生したかどうかを，アドレス記号３によって容易に確認することができること，すなわち，アドレス記号３によって，プリント配線板の製造工程の不良解析を行うことが開示されている。 以上によれば，審決が，「製造工程において，素材あるいは製品を分割して， 認することができること，すなわち，アドレス記号３によって，プリント配線板の製造工程の不良解析を行うことが開示されている。 以上によれば，審決が，「製造工程において，素材あるいは製品を分割して，個々の製品を製造する場合に，分割前の素材に，素材の機能に影響を与えない箇所に記号等・・・を表示しておき，製品となってから，その記号等を利用して分割前の場所に起因する不良解析を行うこと」が，周知技術であることが，周知例１ないし３に開示されているものと認定，判断した点に誤りはない。 原告は，本願発明の技術的課題を取り込んで周知例１ないし３を抽象化して認定することは，事後分析に当たると主張する。しかし，本願発明の技術的課題について，「樹脂封止工程」に起因する製品の不良解析や不良発生箇所の特定に限定すべきでないから，原告の主張は，失当である。 ２ 取消事由２（容易想到性判断の誤り）に対して(1) 相違点１に係る容易想到性判断の誤りに対して原告は，引用発明は，基板の実装面には何ら配線を備えないものであり，周知例４を適用する動機付けがなく，引用発明に周知例４を適用することにより，相違点１に係る構成に容易に想到できたとはいえないと主張する。 しかし，原告の上記主張は失当である。すなわち，引用文献には，チップ１０３の接続パッド１１０が接続ワイヤ１０５の端部に接続されていること（段落【００１１】），接続ドロップ又はビーズ１０７は電気接続領域１０４ａに置かれていること（図８），チップ（半導体パッケージ）は，接続ドロップ又はビーズによって電気的に接続されていること（段落【０００７】）が記載されている。また，引用文 献の図１及び図８によれば，接続ワイヤ５の端部は，接続ドロップ・ビーズ７の直下に位置していない。そうすると，接続ワイヤ１０５と接続ドロップ （段落【０００７】）が記載されている。また，引用文 献の図１及び図８によれば，接続ワイヤ５の端部は，接続ドロップ・ビーズ７の直下に位置していない。そうすると，接続ワイヤ１０５と接続ドロップ又はビーズ１０７とは，引用文献に図示されていない何らかの配線によって電気的に接続されているものと理解することができる。そうすると，引用発明は，基板の実装面に配線を備えないものと解することはできず，原告の上記主張は，前提を誤るものであって，失当である。 (2) 相違点２に係る容易想到性判断の誤りに対して原告は，本願発明において「アドレス情報パターン」を形成することの技術的意義が，樹脂封止工程に起因する製品の不良解析や不良発生箇所の特定であることを前提として，引用発明に周知例１ないし３を適用することにより，相違点２に係る構成に容易に想到できたとはいえないと主張する。 しかし，原告の上記主張は，失当である。すなわち，本願明細書には，不良の原因となる製造プロセスについて，樹脂封止工程に限定される旨の記載はなく，原告の上記主張は，前提を誤るものである。 また，半導体装置の製造方法に関する技術分野において，製造途中のみならず，最終製品となった後も，個々の製品について不良が発見された場合，どの製造工程でどのような不良が生じたかを追跡して，不良が発生した原因を突き止める不良解析を行うことは，当業者にとって周知の課題である。そして，周知例１ないし３には，製造工程において，素材あるいは製品を分割して個々の製品を製造する場合に，記号等を表示しておき，製品となってからその記号等を利用して分割前の場所に起因する不良解析を行う技術が開示されている。そして，基板を加工することによってパッドや配線が短絡したり損傷してしまうと，所望の電気的接続が得られなくなり基板を正 その記号等を利用して分割前の場所に起因する不良解析を行う技術が開示されている。そして，基板を加工することによってパッドや配線が短絡したり損傷してしまうと，所望の電気的接続が得られなくなり基板を正常に使用できなくなるので，パッドや配線に影響を与えないようにこれらを除く領域を加工するということは，当業者であれば普通に認識されることである。 以上のとおり，半導体装置の製造方法における製造プロセス（樹脂封止工程に限 定されるものではない）に起因する製品の不良解析や不良発生箇所の特定を迅速に行うという課題を解決するに当たり，アドレス情報パターンを形成するとの解決手段を採用することは，本願出願時に周知の技術であるから，引用発明に上記周知技術を適用して相違点２に係る構成に容易に想到できたといえる。 第５ 当裁判所の判断当裁判所は，以下のとおり，審決が，相違点２に係る構成について，引用発明に周知例１ないし３に記載されたような周知技術を適用することにより，容易に想到することができたと判断したことには誤りがあり，これを取消すべきものと判断する。その理由は，以下のとおりであり，事案に鑑み，取消事由１及び取消事由２を併せて判断する。 １ 事実認定(1) 本願明細書の記載等ア特許請求の範囲の記載本件補正後の特許請求の範囲の請求項１は，前記第２の２記載のとおりである。 イ発明の詳細な説明の記載本願明細書の発明の詳細な説明には，以下の記載がある（甲１。なお，本願に係る図２，３，６～１０，１４は，別紙のとおりである。）。 「【０００４】本発明者は，配線基板上にマトリクス状に搭載した複数の半導体チップを一括して樹脂封止した後，この配線基板を分割することによって複数の樹脂封止型半導体装置を製造する技術を開発中である。 ００４】本発明者は，配線基板上にマトリクス状に搭載した複数の半導体チップを一括して樹脂封止した後，この配線基板を分割することによって複数の樹脂封止型半導体装置を製造する技術を開発中である。 【０００５】このような製造方法を採用する場合，製造プロセスに起因する製品の不良解析や不良発生箇所の特定を迅速に行うためには，完成品となった個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割後においても容易に識別できるようにしておく必要がある。 【０００６】その方法として，例えば半導体チップの樹脂封止に用いるモールド金型のイジェクタピンなどにアドレス情報を刻印し，配線基板上に搭載した複数の半導体チップを一括して樹脂封止する際，樹脂封止型半導体装置一個分の領域のそれぞれに異なるパターンのアドレス情報が付与されるようにしておくことが考えられる。 【０００７】しかし，上記の方法は，製品の種類毎に異なるパターンのアドレス情報をモールド金型に刻印しなければならないといった煩雑さがあり，依頼メーカの標準仕様（既存）の金型を使用する場合には適用することができない。 【０００８】本発明の目的は，配線基板上に搭載した複数の半導体チップを樹脂封止した後，配線基板を分割することによって複数の樹脂封止型半導体装置を製造する際，個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割後においても容易に識別できるようにする技術を提供することにある。」「【００１３】配線基板上に搭載した複数の半導体チップを樹脂封止した後，配線基板を分割することによって複数の樹脂封止型半導体装置を製造する際，完成品となった個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割 複数の半導体チップを樹脂封止した後，配線基板を分割することによって複数の樹脂封止型半導体装置を製造する際，完成品となった個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割後においても容易に識別できるため，製造プロセスに起因する製品の不良解析や不良発生箇所の特定を迅速に行うことができる。 【００１４】依頼メーカの標準仕様（既存）の金型を使用する場合にも適用することができるため，樹脂封止型半導体装置の製造コストを低減することができる。」「【００１９】図２に示すように，マトリクス基板１Ａの下面には後述するボール付け工程で半田バンプが接続される複数のパッド４およびそれらと一体に形成された配線５，半 田バンプをパッド４に接続する際の位置決めガイドとなるアライメントターゲット６，樹脂封止型半導体装置を実装基板に実装する際の方向を示すインデックスパターン７，樹脂封止型半導体装置のアドレス情報を示すアドレス情報パターン８などが形成されている。 【００２０】図３（ａ）は，図１の一点鎖線で囲んだ矩形の領域，すなわち樹脂封止型半導体装置一個分の領域を示すマトリクス基板１Ａの上面の拡大図であり，・・・パッド２およびアライメントターゲット３は，図３（ａ）に示すパターンを一単位とし，この単位パターンをマトリクス基板１Ａの縦および横方向に沿って繰り返し配置した構成になっている。・・・【００２１】図３（ｂ）は，樹脂封止型半導体装置一個分の領域を示すマトリクス基板１Ａの下面の拡大図である。・・・これらのパターンのうち，アドレス情報パターン８を除いたパターンは，図３（ｂ）に示すパターンを一単位とし，この単位パターンをマトリクス基板１Ａの縦および横方向に沿って繰り返し配置した構成になっている。・・・ ターンのうち，アドレス情報パターン８を除いたパターンは，図３（ｂ）に示すパターンを一単位とし，この単位パターンをマトリクス基板１Ａの縦および横方向に沿って繰り返し配置した構成になっている。・・・」「【００２６】次に，上記マトリクス基板１Ａを用いた樹脂封止型半導体装置の製造方法を・・・工程順に説明する。 【００２７】まず，上記マトリクス基板１Ａを切断して複数の小片に分割することにより，図６及び図７に示すようなモールド用のマトリクス基板１Ｂを得る。・・・【００２８】次に，図８に示すように，マトリクス基板１Ｂの上面に複数の半導体チップ（以下，単にチップという）１２を搭載する。・・・【００２９】 次に，図９に示すように，マトリクス基板１Ｂのパッド２とチップ１２のボンディングパッドＢＰとをワイヤ１３で電気的に接続する。・・・【００３０】次に，図１０に示すように，マトリクス基板１Ｂ上のすべてのチップ１２を樹脂１４で封止する。チップ１２を樹脂１４で封止するには，図１１に示すように，マトリクス基板１Ｂをモールド装置の金型１５にローディングし，・・・上型１５ａと下型１５ｂとの隙間（キャビティ）に樹脂を供給することによって，マトリクス基板１Ｂに搭載されたすべてのチップ１２を一括して樹脂封止する。・・・」「【００３３】次に，図１４に示すように，マトリクス基板１Ｂおよび樹脂１４をチップ単位で切断して複数の小片に分割することにより，ＢＧＡ型の樹脂封止型半導体装置２０が得られる。・・・」「【００３７】上述した本実施形態の製造方法によれば，マトリクス基板１Ａ上に形成されたアドレス情報パターン８をカメラ，顕微鏡あるいは目視によって認識することにより，完成品となった個々の樹脂封止型半導体装 ７】上述した本実施形態の製造方法によれば，マトリクス基板１Ａ上に形成されたアドレス情報パターン８をカメラ，顕微鏡あるいは目視によって認識することにより，完成品となった個々の樹脂封止型半導体装置２０が元のマトリクス基板１Ａのどの位置にあったかをマトリクス基盤１Ｂの分割後においても容易に識別できるため，製造プロセスに起因する製品の不良解析や不良発生箇所の特定を迅速に行うことができる。」ウ上記特許請求の範囲の記載によれば，本願発明は，複数の半導体チップ及び複数のワイヤのほか，複数の半導体チップのうちの互いに隣り合う領域におけるマトリクス基板上も樹脂で一括して封止した上で，上記マトリクス基板及び樹脂を切断することにより，複数の樹脂封止型半導体装置を製造する，樹脂封止型半導体装置の製造方法に関する発明と認められる。 また，上記本願明細書の発明の詳細な説明によれば，本願発明は，個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割後において も容易に識別できるようにし，もって，製造プロセスに起因する製品の不良解析や不良発生箇所の特定を迅速に行えるようにすることを解決課題とし，マトリクス基盤１Ｂの上面に複数の半導体チップ１２を搭載する工程に先立ち，マトリクス基盤１Ｂの下面のパッド４及び配線５を除く領域に，アドレス情報パターン８を形成するとの構成，すなわち相違点２に係る構成を備えるものである。上記構成を備えることにより，本願発明は，アドレス情報パターン８をカメラ，顕微鏡あるいは目視によって認識することができ，完成品となった個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割後においても容易に識別することができる上，依頼メーカの標準仕様（既存）の金型を使用する場合にも適用することがで となった個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割後においても容易に識別することができる上，依頼メーカの標準仕様（既存）の金型を使用する場合にも適用することができ，樹脂封止型半導体装置の製造コストを低減できるとの効果を奏するものである。 (2) 引用発明の記載等引用発明の内容は，前記第２の３(1)記載のとおりである。 また，引用文献(甲５)には，以下の記載がある。 「【０００３】現在使用されている製作技術で，基板プレートに取り付けられ接続されるチップの各々は，チップと同じくらい多くの個々のくぼみを有する型の中にこのプレートを置くことによって，個別に封止される。それから基板は，各々の容器の間で切断される。この解決方法は，容器を射出成形するために，チップの異なる大きさおよび基板上でのこれらのチップの異なる配置をもつそれぞれのパッケージと同じくらい多くの異なる型の製作，使用および保管を必要とする。同様に，チップの各々の大きさおよび基板プレートの各々の大きさに適用される特定の切断ツールをもたなければならない。半導体パッケージを製作するプロセスを改善する必要がある。 【０００４】【発明が解決しようとする課題】この発明の目的は，製造面の節減および一層大きな生産の柔軟性を達成することが可能な，半導体パッケージを製作するプロセス を提供することである。 【０００５】【課題を解決するための手段】この発明に従うプロセスは，基板と，集積回路を形成し，該基板の１つの領域に取り付けられるチップと，該チップを該基板の１つの面に位置する外部電気接続領域に接続する電気接続手段と，封止容器と，をそれぞれに含む複数の半導体パッケージを製作するためのものである。 【０００６】この発明に従って，プロセスは，共通基板 板の１つの面に位置する外部電気接続領域に接続する電気接続手段と，封止容器と，をそれぞれに含む複数の半導体パッケージを製作するためのものである。 【０００６】この発明に従って，プロセスは，共通基板プレート上に，多数のチップ取り付け領域に対応する接続領域の多数のグループを，マトリックス構造で形成し，チップを共通基板プレートの各々の取り付け領域に取り付け，各々のチップを関連する電気接続領域に電気的に接続して，基板プレートおよび接続されるチップから構成される組立体を得ることを含む。この発明によると，プロセスは，次のステップで，この組立体を型の中に置き，型に容器材料を射出して，１つの成形操作で，六面体のブロックを取得し，次に続くステップで，上記六面体のブロックを，その厚さ方向で，各々が半導体パッケージを構成する複数のユニットに切断することを含む。」(3) 周知例の記載等審決において，周知技術の例示として掲示された周知文献（甲４，１６，１７）には，以下の内容が記載，開示されている。 周知例１には，ウエハプロセスを終了したウエハをチップに切断し，電気的接触用の半導体及びチップを樹脂やセラミックで封止する半導体装置の製造方法において，チップの回路が形成されていない面又は保護膜に，このチップのウエハ内チップ座標を表すチップＮＯを設けることや，上記チップを含む部材を樹脂封止した後，上記チップＮＯを含むマークをパッケージ（封止材）表面に印刷によって付与すること，これにより，識別子をどの状態でも確実に読み取ることができるとともに，不良原因を追求する際に確実な情報となり得る識別子を付与できることが開示されている（甲１６段落【０００２】～【０００５】，【０００７】，【０００８】，【００ １４】，【００１５】，【００２６】～【００２８】）。 周 な情報となり得る識別子を付与できることが開示されている（甲１６段落【０００２】～【０００５】，【０００７】，【０００８】，【００ １４】，【００１５】，【００２６】～【００２８】）。 周知例２には，樹脂テープ（ポリイミドフイルム）に接着剤を塗布し，デバイスホール等の開孔部を形成するためにパンチングを行い，これに貼り付けた銅箔にレジスト塗布，マスク露光，現像，エッチング工程を施して，パターンやリード形成を行い，この後リードにＳｎ，Ａｕ，半田等のめっき処理を行うことによりＴＡＢ用テープキャリアを形成する方法において，上記樹脂テープに貼り付けた銅箔に，テープの製造番号である連番の数字を形成すること，パターン検査の際に不良が発生したテープの製造番号をプリントアウトすることやレジンモールドを壊し，テープの製造番号を調査することで，不良解析，工程内における良，不良品の識別等が容易に行えるようになり，不良発生のしやすい工程，テープでの位置等を容易に知ることができるようになったことが開示されている（甲１７段落【０００３】，【０００６】～【０００８】，【００１１】，【００１３】～【００１９】）。 周知例３には，１個の基板上に同一のプリント配線板を多数形成した後，プレス打ち抜き，ルータ切削加工あるいはダイシング切削加工等の外形加工工程により，１ピース毎に切り離して個々のプリント配線板を製造する方法において，各プリント配線板の上記基板上での配置位置を示すアドレス記号を，各プリント配線板上に形成された導体パターンのない位置に，銅箔（メッキ皮膜）により，上記導体パターンと同様の処理で同時に形成すること，上記プリント配線板が上記基板から切り離された後でも，上記プリント配線板に設けられたアドレス記号により上記基板上での配置位置が分かるため，不良が発見され 体パターンと同様の処理で同時に形成すること，上記プリント配線板が上記基板から切り離された後でも，上記プリント配線板に設けられたアドレス記号により上記基板上での配置位置が分かるため，不良が発見されたプリント配線板が上記基板のどの位置にあったものかが分かることが開示されている (甲４段落【０００２】～【０００５】，【０００８】～【００１０】，【００１９】)。 ２ 相違点２に係る構成の容易想到性についての判断上記認定事実に基づいて，本願発明の相違点２に係る構成の容易想到性の有無について，判断する。 (1) 引用発明は，前記第２の３(1)記載のとおりであり，引用文献（甲５）の記 載は，第５の１(2)のとおりである。要するに，引用発明は，同発明に基づく方法を採用することによって，基板と，集積回路を形成し，該基板の１つの領域に取り付けられるチップと，該チップを該基板の１つの面に位置する外部電気接続領域に接続する電気接続手段と，封止容器と，をそれぞれに含む複数の半導体パッケージを，効率的に製作することを目的とする発明である。引用発明は，本願発明の解決課題（個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割後においても容易に識別できるようにし，もって，製造プロセスに起因する製品の不良解析や不良発生箇所の特定を迅速に行えるようにする解決課題）及び課題解決手段（マトリクス基盤の上面に複数の半導体チップを搭載する工程に先立ち，マトリクス基盤の下面のパッド及び配線を除く領域に，アドレス情報パターンを形成するとの構成を採用すること）については，何ら示唆及び開示がない。 また，周知例１ないし３にも，本願発明の相違点２に係る構成を採用することによる解決課題及び解決手段については，何らの記載も示唆もされていない。すなわち，周 と）については，何ら示唆及び開示がない。 また，周知例１ないし３にも，本願発明の相違点２に係る構成を採用することによる解決課題及び解決手段については，何らの記載も示唆もされていない。すなわち，周知例１ないし３には，配線基板上にマトリクス状に搭載した複数の半導体チップを一括して樹脂封止した後，この配線基板を分割することによって複数の樹脂封止型半導体装置を製造する，樹脂封止型半導体装置の製造方法において，配線基板の上面に複数の半導体チップを搭載する工程や，これを樹脂封止する工程に先立ち，上記配線基板の下面のパッド及び配線を除く領域にアドレス情報パターンを形成するとの構成（相違点２に係る構成）や，かかる構成を採用することにより，上記アドレス情報パターンをカメラ，顕微鏡，目視等で認識することができ，個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割後においても容易に識別できること，依頼メーカの標準仕様（既存）の金型を使用する場合にも適用することができ，樹脂封止型半導体装置の製造コストを低減できることという本願発明の解決課題及びその解決手段について，記載及び示唆はない。そうすると，引用発明に周知例１ないし３に記載された技術事項を適用して，相違点２に係る構成に容易に想到できたとすることはできない。 (2) この点，被告は，「製造工程において素材あるいは製品を分割して，個々の製品を製造する場合に，分割前の素材に，素材の機能に影響を与えない箇所に記号等を表示しておき，製品となった後に，その記号等を利用して分割前の場所に起因する不良解析を行う」ことは，周知の技術であり，当業者が決定する設計的事項である旨を主張する。 しかし，被告の主張は，失当である。 当該発明が，発明の進歩性を有しないこと（すなわち，容易に 因する不良解析を行う」ことは，周知の技術であり，当業者が決定する設計的事項である旨を主張する。 しかし，被告の主張は，失当である。 当該発明が，発明の進歩性を有しないこと（すなわち，容易に発明をすることができたこと）を立証するに当たっては，公平かつ客観的な立証を担保する観点から，次のような論証が求められる。すなわち，当該発明と，これに最も近似する公知発明（主引用発明）とを対比した上，当該発明の引用発明との相違点に係る技術的構成を確定させ，次いで，主たる引用発明から出発して，これに他の公知技術（副引用発明）を組み合わせることによって，当該発明の相違点に係る技術的構成に至ることが容易であるとの立証を尽くしたといえるか否かによって，判断をすることが実務上行われている。 この場合に，主引用発明及び副引用発明の技術内容は，引用文献の記載を基礎として，客観的かつ具体的に認定・確定されるべきであって，引用文献に記載された技術内容を抽象化したり，一般化したり，上位概念化したりすることは，恣意的な判断を容れるおそれが生じるため，許されないものといえる。そのような評価は，当該発明の容易想到性の有無を判断する最終過程において，総合的な価値判断をする際に，はじめて許容される余地があるというべきである。 ところで，当業者の技術常識ないし周知技術についても，主張，立証をすることなく当然の前提とされるものではなく，裁判手続（審査，審判手続も含む。）において，証明されることにより，初めて判断の基礎とされる。他方，当業者の技術常識ないし周知技術は，必ずしも，常に特定の引用文献に記載されているわけではないため，立証に困難を伴う場合は，少なくない。しかし，当業者の技術常識ないし周知技術の主張，立証に当たっては，そのような困難な実情が存在するからといっ の引用文献に記載されているわけではないため，立証に困難を伴う場合は，少なくない。しかし，当業者の技術常識ないし周知技術の主張，立証に当たっては，そのような困難な実情が存在するからといっ て，①当業者の技術常識ないし周知技術の認定，確定に当たって，特定の引用文献の具体的な記載から離れて，抽象化，一般化ないし上位概念化をすることが，当然に許容されるわけではなく，また，②特定の公知文献に記載されている公知技術について，主張，立証を尽くすことなく，当業者の技術常識ないし周知技術であるかのように扱うことが，当然に許容されるわけではなく，さらに，③主引用発明に副引用発明を組み合わせることによって，当該発明の相違点に係る技術的構成に到達することが容易であるか否という上記の判断構造を省略して，容易であるとの結論を導くことが，当然に許容されるわけではないことはいうまでもない。 上記観点に照らすならば，被告の主張は，次の理由から採用することはできない。 すなわち，前記のとおり，引用発明は，その解決課題を「基板と，集積回路を形成し，該基板の１つの領域に取り付けられるチップと，該チップを該基板の１つの面に位置する外部電気接続領域に接続する電気接続手段と，封止容器と，をそれぞれに含む複数の半導体パッケージの製作の効率化」とする発明にすぎず，引用発明には，配線基板上にマトリクス状に搭載した複数の半導体チップを一括して樹脂封止した後，この配線基板を分割することによって複数の樹脂封止型半導体装置を製造する，樹脂封止型半導体装置の製造方法において，配線基板の上面に複数の半導体チップを搭載する工程を前提として，これを樹脂封止する工程に先立って，上記配線基板の下面のパッド及び配線を除く領域にアドレス情報パターンを形成するとの構成を採用することにより，上記アドレス の半導体チップを搭載する工程を前提として，これを樹脂封止する工程に先立って，上記配線基板の下面のパッド及び配線を除く領域にアドレス情報パターンを形成するとの構成を採用することにより，上記アドレス情報パターンをカメラ，顕微鏡，目視等で認識することができ，個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割後においても容易に識別できること，依頼メーカの標準仕様（既存）の金型を使用する場合にも適用することができるため，樹脂封止型半導体装置の製造コストを低減することができることという本願発明の解決課題及びその解決手段についての開示ないし示唆は，存在しない。したがって，被告の主張に係る「製造工程において素材あるいは製品を分割して，個々の製品を製造する場合に，分割前の素材に，素材の機能に影響を与えない箇所に記号等を表示してお き，製品となった後に，その記号等を利用して分割前の場所に起因する不良解析を行う」との技術が，周知技術又は当業者の技術常識であるか否かにかかわらず，引用発明を起点として，周知技術を適用することによって本願発明に至ることが容易であるとはいえない。 のみならず，被告の主張に係る「製造工程において素材あるいは製品を分割して，個々の製品を製造する場合に，分割前の素材に，素材の機能に影響を与えない箇所に記号等を表示しておき，製品となった後に，その記号等を利用して分割前の場所に起因する不良解析を行う」との技術が，周知例１ないし３の具体的な記載内容を超えて，技術内容を抽象化ないし上位概念化することなく，当然に周知技術又は当業者の技術常識であると認定することもできない。さらに，周知例１ないし３には，本願発明の相違点２に係る構成を採用することによる解決課題及び解決手段に係る事項についての記載も示唆もない。 術又は当業者の技術常識であると認定することもできない。さらに，周知例１ないし３には，本願発明の相違点２に係る構成を採用することによる解決課題及び解決手段に係る事項についての記載も示唆もない。そうである以上，引用発明を起点として，周知技術を適用することによって本願発明に至ることが容易であると解することはできない。 (3) 小括以上によれば，相違点２に係る構成について，引用発明に周知例１ないし３に記載されたような周知技術を適用することにより，容易に想到することができたとの審決の判断には誤りがある。 ３ 結論以上のとおりであり，その余の点について判断するまでもなく，原告の請求には理由がある。その他，被告は，縷々主張するが，いずれも理由がない。よって，主文のとおり判決する。 知的財産高等裁判所第３部 裁判長裁判官飯村敏明 裁判官八木貴美子 裁判官知野明 （別紙）図２ 図３ 図６ 図７ 図８ 図９ 図１０ 図１４ 図14
▼ クリックして全文を表示