- 1 -平成１９年３月２６日判決言渡平成１８年（行ケ）第１０２９６号審決取消請求事件平成１９年３月１２日口頭弁論終結判決原告ナショナル・セミコンダクター・コーポレイション（審決上の表示）ナショナルセミコンダクタコーポレイション訴訟代理人弁理士古谷聡同溝部孝彦同西山清春被告特許庁長官中嶋誠指定代理人工藤一光同藤内光武同右田勝則同立川功同大場義則主文 原告の請求を棄却する。 訴訟費用は原告の負担とする。 この判決に対する上告及び上告受理申立てのための付加期間を３０日と定める。 事実及び理由 第１請求特許庁が不服２００３－２０３４６号事件について平成１８年２月１５日にした審決を取り消す。 - 2 -第２当事者間に争いのない事実 特許庁における手続の経緯原告は，平成５年（１９９３年）１２月２１日（優先権主張１９９２年１２月２１日米国発明の名称をフィールド酸化膜アイランドが除去されたメ，），「モリアレー及び方法」とする国際特許出願（特願平６－５１５３９４号，以下「本願」という）をした。 。 原告は，平成１５年７月２２日付けで拒絶査定を受けたので，同年１０月１７日，拒絶査定不服審判を請求するとともに，本願に係る明細書の特許請求の範囲の記載を補正する手続補正（以下，この補正を「本件補正」といい，本件補正後の本願に係る明細書及び図面を本願明細書というをし上記審判「」。），請求は不服２００３－２０３４６号事件として特許庁に係属した。 特許庁は，平成１８年２月１５日「本件審判の請求は，成り立たない」と，。 の審決（附加期間９０日）をし，平成１８年２月２８日，その謄本を原告に送達した。 特許請求 事件として特許庁に係属した。 特許庁は，平成１８年２月１５日「本件審判の請求は，成り立たない」と，。 の審決（附加期間９０日）をし，平成１８年２月２８日，その謄本を原告に送達した。 特許請求の範囲，（，本願明細書の特許請求の範囲の請求項１の記載は次のとおりである以下この発明を「本願発明」という。 。）請求項１電気的にプログラム可能な不揮発性半導体メモリであってＹ「【】，個の行とＸ個の列に配列され，メモリセルとして指定されるセルの少なくと，，も１つの列と選択セルとして指定されるセルの少なくとも２つの列を含み前記２つの列における各々のセルのゲートに接続している２つの選択線が隣接して配置される，プログラム可能なトランジスタセルのアレーと，前記選択セルがメモリセルの選択されたものに対してプログラム電圧を供給するようにせしめる制御手段と，からなり，プログラム可能なトランジスタが，低閾値状態か，高閾値状態のどちらかにプログラム可能であり，前記少なくとも２つの列及び行における前記選択セルが，高閾値状態と低閾値状態とで一- 3 -つおきとなるようプログラムされているメモリ」。 審決の理由別紙審決書写しのとおりである。要するに，本願発明は，本願の優先権主張日前の他の出願であって，その出願後に出願公開された特願平３－３４２１５５号の願書に最初に添付した明細書及び図面（以下「先願明細書」という。特開平６－１１１５９２号公報甲３参照に記載された発明以下先願発（）。）（「明というと同一であり本願発明の発明者が先願発明の発明者と同一であ」。），るとも，本願の出願時にその出願人が先願発明に係る特許出願の出願人と同一であるとも認められないので，本願発明は特許法２９条の２の規定により特許を受けるこ 者が先願発明の発明者と同一であ」。），るとも，本願の出願時にその出願人が先願発明に係る特許出願の出願人と同一であるとも認められないので，本願発明は特許法２９条の２の規定により特許を受けることができない，としたものである。 審決は上記結論を導くに当たり下記(1)のとおり先願発明の内容を認定，，，し下記(2)のとおり本願発明と先願発明とを対比し両者は同一である判断，，，した。 (1)先願発明の内容「電気的にコア注入可能な不揮発性メモリであって，規則的な格子パターンに配列され，メモリセルとして指定されるセルの少なくとも１つの列と，選択用トランジスタとして指定されるセルの少なくとも２つの列を含み，前記２つの列における各々のセルのゲートに接続している２つの選択ラインが配置される，コア注入可能なフラットセル・トランジスタのアレイと，前記選択用トランジスタがメモリトランジスタの選択されたものに対して電圧を供給する手段と，からなり，コア注入可能なトランジスタが，高Ｖ状態か，ＴＨ前記高Ｖではない状態のどちらかにコア注入可能であり，前記少なくともＴＨ２つの列及び行における前記選択用トランジスタが，高Ｖ状態と前記高ＶＴＨではない状態とで一つおきとなるようコア注入されている不揮発性メモＴＨリ」。 (2)本願発明と先願発明の対比・判断- 4 -ア本願発明と先願発明とはいずれも「電気的にプログラム可能な不揮発性半導体メモリであって，Ｙ個の行とＸ個の列に配列され，メモリセルとして指定されるセルの少なくとも１つの列と，選択セルとして指定されるセルの少なくとも２つの列を含み，前記２つの列における各々のセルのゲートに接続している２つの選択線が配置される，プログラム可能なトランジスタセルのアレーと，前記選択セルがメ 選択セルとして指定されるセルの少なくとも２つの列を含み，前記２つの列における各々のセルのゲートに接続している２つの選択線が配置される，プログラム可能なトランジスタセルのアレーと，前記選択セルがメモリセルの選択されたものに対してプログラム電圧を供給するようにせしめる制御手段と，からなり，プログラム可能なトランジスタが，低閾値状態か，高閾値状態のどちらかにプログラム可能であり，前記少なくとも２つの列及び行における前記選択セルが，高閾値状態と低閾値状態とで一つおきとなるようプログラムされているメモリ」である点で一致する。 。 イ本願発明では，上記選択セルとして指定されるセルの少なくとも２つの列における各々のセルのゲートに接続している２つの選択線が，隣接して配置されているのに対して，先願発明では，隣接して配置されていない。 しかし，選択セルとして指定されるセルの少なくとも２つの列について，前記２つの列における各々のセルに接続している２つの選択線を隣接して配置した半導体メモリは，不揮発性半導体メモリの１タイプとして常套のものにすぎず（特開平１－１１９９９２号公報（甲４）の第３図に関する記載等を参照先願発明でも２つの選択線を隣接して配置することを特に），排除しているわけではないから，本願発明は，上記２つの選択線の配置についての特定事項において，先願発明とは異なる発明ではない。 第３取消事由に係る原告の主張本願発明と先願発明とは，以下の点において相違し，両者は同一の発明ではないから，これを同一の発明であると認定判断した審決には違法がある。 分離用セルの存在について本願発明において「選択セルとして指定されるセルの・・・列」は，選択セ- 5 -，，ル以外のセルを含まないと理解すべきであるのに対して先願発明においては，。 選択セル以 用セルの存在について本願発明において「選択セルとして指定されるセルの・・・列」は，選択セ- 5 -，，ル以外のセルを含まないと理解すべきであるのに対して先願発明においては，。 選択セル以外のセルである分離用セルを含んでいる点において両者は異なるまた本願発明は前記選択セルが高閾値状態と低閾値状態とで一つおきと，，「，なるようプログラムされている」のに対して，先願発明は，分離用トランジスタを含む全体のトランジスタについて，高閾値状態と低閾値状態とが一つおきになっていない点で，両者は異なる。 したがって，審決の認定には誤りがある。 (1)本願発明は「選択セルとして指定されるセルの少なくとも２つの列」を，その構成としているが以下の理由から選択セルの列は選択セル以外，，「」，のセルを一切除外する意味に理解すべきである。 ，（，）（），すなわち本願明細書甲１ の図８メモリセグメントの概略図９，１１Ａ，１１Ｂの記載によれば，本願発明において，メモリセグメント間に，先願発明における分離用トランジスタに相当する構成を含むことは何ら示唆していないし，選択セルの列にメモリセグメントを物理的に分離する目的で選択セル以外の要素を含めることは記載していない。したがって，本願発明のメモリは，メモリセグメント間に，メモリセグメントを電気的かつ物理的に分離するための何らかの要素を設けた構成を含むものではなく，図８のような個々のメモリセグメントを直接結合したメモリセグメントのみからなるものである。 なお，本願発明は，選択トランジスタ間の電気的絶縁を達成するために，従来必要とされた選択トランジスタ間のＦＯＸアイランド（フィールド酸化膜領域を指すを除去することを目的としそのための手段としてＦＯＸ。），， 択トランジスタ間の電気的絶縁を達成するために，従来必要とされた選択トランジスタ間のＦＯＸアイランド（フィールド酸化膜領域を指すを除去することを目的としそのための手段としてＦＯＸ。），，アイランドを高閾値状態の選択トランジスタで置き換えるようにしたものである。 (2)これに対して確かに先願明細書甲３の図１では列と行に右バ，，（），，ンク選択用トランジスタＱＲ，ＱＲ……及び左バンク選択用トランジス - 6 -タＱＬ，ＱＬ……が配置され，高Ｖ状態とそうでない状態が一つおき ＴＨに配置されているが，他方，右選択用トランジスタ及び左バンク選択用トランジスタに，分離用トランジスタＳが接続されている。つまり，先願発明ｉｊにおけるトランジスタの列には，選択用トランジスタのみでなく，分離用トランジスタを含んでいる。 先願発明は，従来のメモリ構成において，メモリセルトランジスタが横方向に接続されているために生じる他のメモリセルとの干渉を防止することを目的とし，そのための解決手段として，メモリ領域を複数のブロックに分割するとともに，ブロック同士を分離するための分離領域を所定間隔で設けるようにしたものである。以上のとおり，先願発明において，メモリ領域を複数のブロックに分割し，分離用トランジスタを設けることは必須の構成要件であるから，分離用トランジスタを設ける構成要件を備えない本願発明は，先願発明の技術的範囲に含まれない別個の発明である。また，本願出願（優先権主張）時点において，先願明細書は公知ではなかったのであるから，先願発明から単に分離用トランジスタを設けない構成が技術常識であったということはできない。 なお，先願明細書の段落【００２４】に記載されているように，分離用ト，，， 知ではなかったのであるから，先願発明から単に分離用トランジスタを設けない構成が技術常識であったということはできない。 なお，先願明細書の段落【００２４】に記載されているように，分離用ト，，，ランジスタは横方向のセル間干渉を防止するためにメモリセルに対してコア注入を行って高Ｖ状態としたものであるから，右バンク選択ラインＳＴＨＲ１や左バンク選択ラインＳＬ１に接続された分離用トランジスタは，本願発明の高閾値状態にプログラムされた選択セルと，機能上格別な差異を有するものでもない。本願発明と先願発明との対比においては，本願発明の「半導体メモリ」と先願発明の「半導体記憶装置」の全体とを対比すべきであって，先願発明から分離用トランジスタを除いた部分を対比して，同一であると判断することは許されない。 選択線の隣接配置について- 7 -２つの選択線を隣接して配置することは，その構成及び作用において，単なる周知技術の付加のものではない。 したがって，審決の認定判断には誤りがある。 (1)本願発明は，２つの選択線を隣接して配置した従来のメモリ構成において，隣接する選択トランジスタ間に設けられた電気的絶縁のためのＦＯＸアイランドを除去することを目的に，その解決手段として，選択線が隣接していることにより選択トランジスタの周りを囲むように配置されたＦＯＸアイランドを，高閾値状態の選択トランジスタで置き換えるものである。本願発明によれば，ＦＯＸアイランドを高閾値状態の選択トランジスタで置き換えた場合に，選択トランジスタが，行方向（選択線と直交する方向）にも高閾値状態と低閾値状態が一つおきとなるように配置されるため，選択トランジスタが行方向に隣接することによる電気的干渉を受けにくい。つまり，選択セル間の電気的絶縁をもたらす目的で使用されるＦＯＸア も高閾値状態と低閾値状態が一つおきとなるように配置されるため，選択トランジスタが行方向に隣接することによる電気的干渉を受けにくい。つまり，選択セル間の電気的絶縁をもたらす目的で使用されるＦＯＸアイランド（フィールド酸化膜）を不要にするとの効果は，選択線を隣接させる構成を採ることによって格別なものとなる。また，本願発明は，選択線を隣接させることにより，選択トランジスタをチップ内の隣接した領域に配置することができるので，選択トランジスタの特性を揃えやすいという効果も有する。 これに対して，先願発明は，メモリセル間の干渉を防止することを目的としているのであって，上下左右に隣接する選択セル間の酸化膜領域を除去することは目的としていないから，選択線が隣接配置させることを必須の構成としていない。この点で，本願発明と先願発明とは異なる。 (2)被告は先願発明の右バンク選択ラインＳＲ１及び左バンク選択ラインＳ，Ｌ１を配置する際に，隣接して配置することは単なる設計的事項にすぎず，その効果も，格別顕著とはいえない旨主張する。しかし，選択ラインを隣接させた構成自体が公知であったとしても，先願明細書，甲４，乙１（特開平４－２３００７９号公報乙２特開平３－１７８１００号公報には列），（），- 8 -方向及び行方向において電気的干渉を防止するという効果を維持しつつ，高閾値状態にプログラムされた選択セルでＦＯＸアイランドを置換することが開示されていない以上，先願発明において，右バンク選択ラインＳＲ１と左バンク選択ラインＳＬ１を隣接して配置することに，特段の動機付けとなるものはないので，本願発明に係る配置は単なる設計的事項とはいえない。 第４取消事由に対する被告の反論以下のとおりの理由から，審決の認定判断に誤りはない。 分離用セルの存在に 特段の動機付けとなるものはないので，本願発明に係る配置は単なる設計的事項とはいえない。 第４取消事由に対する被告の反論以下のとおりの理由から，審決の認定判断に誤りはない。 分離用セルの存在について(1)本願発明において，メモリは「Ｙ個の行とＸ個の列に配列され，メモリ，セルとして指定されるセルの少なくとも１つの列と，選択セルとして指定されるセルの少なくとも２つの列を含むものでありプログラム可能なトラ」，「，，，ンジスタが低閾値状態か高閾値状態のどちらかにプログラム可能であり前記少なくとも２つの列及び行における前記選択セルが，高閾値状態と低閾値状態とで一つおきとなるようプログラムされて」おり，また，本願明細書（甲１，２）の図８及びその説明には，実施例として，４行×５列のメモリセル及び選択セルからなるメモリセグメントが記載されている。 (2)先願発明のメモリは記憶素子であるメモリセルＭＭＭ及びＭ，，， の列，Ｍ，Ｍ，Ｍ及びＭの列，ないし，Ｍ，Ｍ，Ｍ及びＭ Ｍ１Ｍ２Ｍ３の列，並びに，これらのメモリセルを選択する選択セルである右バンク選Ｍ４択用トランジスタＱＲ，ＱＲ，ＱＲ及びＱＲの列と，左バンク選択 用トランジスタＱＬ，ＱＬ，ＱＬ及びＱＬの列でブロックが構成さ れ，上記ブロックを単位として，メモリセルの書き込みや読み出しがなされるものである。上記ブロックは，４個の行とＭ＋２個の列に配列され，メモリセルとして指定されるセルの列，並びに，選択セルとして指定されるセルの列を含むことは，明らかである。 先願発明は，記憶素子であるメモリセルの列，並びに，これらのメモリセ- 9 -ルを選択する選 リセルとして指定されるセルの列，並びに，選択セルとして指定されるセルの列を含むことは，明らかである。 先願発明は，記憶素子であるメモリセルの列，並びに，これらのメモリセ- 9 -ルを選択する選択セルである右バンク選択用トランジスタの列と，左バンク，，選択用トランジスタの列でブロックが構成され前記ブロックを単位としてメモリセルの書き込みや読み出しがなされる。これらのメモリセルを選択す，，る選択セルである右バンク選択用トランジスタの列はＱＲ及びＱＲが 高Ｖ状態（高閾値状態）となっていることから，１つおきに，高Ｖ状態ＴＨＴＨ（高閾値状態）とそうでない状態（低閾値状態）が，交互になっている。同様に，選択セルである左バンク選択用トランジスタの列は，ＱＬ及びＱＬ が，高Ｖ状態（高閾値状態）となっていることから，１つおきに，高Ｖ ＴＨ状態（高閾値状態）とそうでない状態（低閾値状態）が，交互になっていＴＨる。さらに，ＱＲとＱＬ，ＱＲとＱＬ，ＱＲとＱＬ，及び，Ｑ ＲとＱＬは行方向，すなわち，選択線に直交する方向にも，高Ｖ状態 ＴＨ（高閾値状態）とそうでない状態（低閾値状態）となっている。 (3)そして，先願発明における「分離用トランジスタ」は，メモリ領域を複，数のブロックに分割し，それらのブロック同士を分離するために設けられたものにすぎず，右バンク及び左バンクのメモリセルの選択に係るものでないから，本願発明における「選択セルの列」に，先願発明における「分離用トランジスタ」を含めて，同一性を判断すべきではない。 したがって，本願発明と先願発明とはいずれも「電気的にプログラム可能な不揮発性半導体メモリであって，Ｙ個の行とＸ個の列に配列され，メモ る「分離用トランジスタ」を含めて，同一性を判断すべきではない。 したがって，本願発明と先願発明とはいずれも「電気的にプログラム可能な不揮発性半導体メモリであって，Ｙ個の行とＸ個の列に配列され，メモリセルとして指定されるセルの少なくとも１つの列と，選択セルとして指定さ」，「，れるセルの少なくとも２つの列を含みプログラム可能なトランジスタが低閾値状態か，高閾値状態のどちらかにプログラム可能であり，前記少なくとも２つの列及び行における前記選択セルが，高閾値状態と低閾値状態とで一つおきとなるようプログラムされて」いる点において，一致している。 選択線の隣接配置について(1)不揮発性半導体メモリにおいて選択セルとして指定されるセルの少な，，- 10 -くとも２つの列について，前記２つの列における各々のセルに接続している２つの選択線を隣接して配置することは，周知・慣用の技術であり（甲４，乙１ 先願発明の右バンク選択ラインＳＲ１及び左バンク選択ラインＳ，），Ｌ１を配置する際に，隣接して配置することは，単なる設計的事項にすぎない。 (2)不揮発性半導体メモリは半導体基板上に回路パターンを転写して製造さ，れることが普通であるから，半導体基板上のトランジスタの配置に当たり，互いに隔てた領域より，隣接した領域の方が，特性が揃うことは，当業者において自明である。 また，不揮発性半導体メモリにおいて，選択セルとして指定されるセルの少なくとも２つの列について，選択トランジスタが列方向に高Ｖ状態（高ＴＨ閾値状態）とそうでない状態（低閾値状態）の１つおきになり，行方向（選択線に直交する方向）にも高Ｖ状態（高閾値状態）とそうでない状態（低ＴＨ閾値状態）となるように配置しない限り，書き込みや読み出しをする際に選択できないメモリセ 状態）の１つおきになり，行方向（選択線に直交する方向）にも高Ｖ状態（高閾値状態）とそうでない状態（低ＴＨ閾値状態）となるように配置しない限り，書き込みや読み出しをする際に選択できないメモリセルが生ずることになるから，すべてのメモリセルを選択し，書き込みや読みと出しをするためには，上記のように交互に配置することが必然となる。したがって，原告主張の効果は，選択線を隣接して配置する構成を採ることによる当然の効果にすぎず，格別顕著な効果であるとは認められない。 (3)以上のとおり先願発明においてメモリセルの選択線を隣接して配置す，，ることは，単なる設計的事項にすぎず，隣接配置による効果も格別顕著なものとはいえないから，本願発明と先願発明とは別異の発明ということはできない。 第５当裁判所の判断 分離用セルの存在について原告は本願発明においては選択セルとして指定されるセルの少なくとも，，「- 11 -２つの列」が，選択セル以外のセルを含まないと解すべきであるのに対し，先願発明においては，選択セルのみならず分離用セルを含んでいるから，両者はこの点において異なり，これに反する審決の認定には誤りがある旨主張する。 しかし，この点に係る原告の主張は，以下のとおりの理由により，採用できない。 (1)本願発明に係る特許請求の範囲請求項１の記載は前記第２の２特（），「許請求の範囲のとおりであるこれよれば本願発明においてＹ個の行」。 ，，「とＸ個の列に配列された・・・トランジスタセルのアレー「前記少なくと」，も２つの列及び行における前記選択セルが，高閾値状態と低閾値状態とで一つおきとなるようプログラムされているメモリを構成要件とするものであ。」る。 (2)これに対して先願明細書甲３の図１実 ２つの列及び行における前記選択セルが，高閾値状態と低閾値状態とで一つおきとなるようプログラムされているメモリを構成要件とするものであ。」る。 (2)これに対して先願明細書甲３の図１実施例の回路図には列と，（）（），行に，右バンク選択用トランジスタ及び左バンク選択用トランジスタが配置，，（）されておりこれによると高Ｖ状態とそうでない状態が一つおき交互ＴＨとなっている当事者間に争いはないが他方右選択用トランジスタ及（。），，び左バンク選択用トランジスタに加えて，分離用トランジスタＳが接続さｉｊれている。 ところで先願明細書の発明の詳細な説明欄段落００１５～ ，「」（【】【 【００３５】～【００３８）の記載及び図１には「セル間干渉に】，】，よる電流差の減少を防ぐため本実施例では・・・メモリセルに対してコア，，注入を行って，高Ｖ状態とすることで横方向のセル間干渉を防止する。つＴＨまり記憶素子として働くメモリセル４列とブロック間分離用セル１列にて小ブロックを構成するこのように上記実施例によればフラットセル構。」，「，，造のメモリアレイにおいて，メモリトランジスタにコア注入を行ったものをブロック間の分離として１列追加することにより，セル間の干渉電流を排除すると同時に接地線を固定（常時接地）にでき，集積度をあまり劣化させる- 12 -ことなくオン電流（Ｉ）を増大でき，高速のメモリが得られる効果があＯＮるなお分離用のメモリセルを用いず例えばＬＯＣＯＳ分離を用いる。」，「，，ことも可能であるが，ＬＯＣＯＳ分離を用いると厚い酸化膜とフラットセル領域の境界条件により，大きな領域を必要とし，高集積という点からみて得策ではな ず例えばＬＯＣＯＳ分離を用いる。」，「，，ことも可能であるが，ＬＯＣＯＳ分離を用いると厚い酸化膜とフラットセル領域の境界条件により，大きな領域を必要とし，高集積という点からみて得策ではないさらにフラットセル構造やＸセル構造に限らず横方向に。」，「，，メモり素子がつながることにより，メモリセル間に干渉が生じる素子であれば適用できることは言うまでもない等の記載がありこれらの記載によ，。」，れば，メモリトランジスタにコア注入を行って高Ｖ状態とすることでセルＴＨ間干渉を防止することが開示されていると認められる。 そうすると，先願発明に係る図面（図１）には，分離用トランジスタが用いられている態様が示されているけれども，先願明細書の全体の記載からすれば，セル間干渉による電流差の減少を防止するとの課題に照らして，その解決手段として，選択用トランジスタにコア注入を行って高Ｖ状態とするＴＨ。 ，ことも当然に示唆されているということができる以上のとおりであるから先願明細書に開示された発明の内容としては，分離用トランジスタを設けることが，必須の構成であるとすることはできない。 (3)以上によれば先願明細書の図１に記載された先願発明の具体的な態様に，，，おいてＹ個の行とＸ個の列に配列されたトランジスタセルのアレー以外に分離用トランジスタを有することは，先願発明の内容を理解する上で，付加的な構成にすぎないというべきであるから，これをもって本願発明との実質的な相違点ということはできない。 なお，原告は，先願発明について，分離用トランジスタを含む全体のトランジスタについて，高閾値状態と低閾値状態とが一つおきになっていないことをも指摘するが，かかる原告の主張は，先願発明が分離用トランジスタを有することを本願発明との相 離用トランジスタを含む全体のトランジスタについて，高閾値状態と低閾値状態とが一つおきになっていないことをも指摘するが，かかる原告の主張は，先願発明が分離用トランジスタを有することを本願発明との相違点ととらえることを前提とするものであり，その前提において採用できないことは，上記のとおりである。 - 13 - 選択線の隣接配置について原告は，本願発明において，２つの選択線を隣接して配置する構成を採用したことは，単なる周知技術の付加ではない旨主張し，これに反する審決の認定判断には誤りがある旨主張する。 しかし，この点に係る原告の主張は，以下のとおりの理由により採用できない。 (1)まず先願に係る特許請求の範囲先願明細書及び図面によれば先願発，，，明の内容は前記１(2)のとおりであるすなわち先願明細書及び図１によ，。 ，，，，，れば先願発明はセル間干渉による電流差の減少を防ぐため実施例ではメモリセルに対してコア注入を行って，高Ｖ状態とすることで横方向のセＴＨル間干渉を防止するとの課題に対して，その解決手段として，列と行に，右バンク選択用トランジスタ及び左バンク選択用トランジスタを配置し，高Ｖ状態とそうでない状態が一つおき（交互）に配置されていること（争いがＴＨない，メモリセルの２つの選択線は，メモリセルを挟んで配置させている。）こと，図１には，分離用トランジスタが用いられている態様のみが示されているけれども，先願明細書の全体の記載からすれば，セル間干渉による電流差の減少を防止するとの課題に照らして，その解決手段として，選択用トランジスタにコア注入を行って高Ｖ状態とすることも当然に示唆されているＴＨということが認められる。 ところで，不揮発性半導体メモリにおいて，互いに隔てた領域に配置され の解決手段として，選択用トランジスタにコア注入を行って高Ｖ状態とすることも当然に示唆されているＴＨということが認められる。 ところで，不揮発性半導体メモリにおいて，互いに隔てた領域に配置されたトランジスタに比べて，隣接した領域に配置されたトランジスタの方がその特性が揃えやすく，互いに隣接した領域にトランジスタを配置させることは技術常識であるといえるから，メモリセルを２つの選択線により選択する，（），場合には２つの選択線をメモリセルを挟んで配置する方法先願発明か２つの選択線を隣接して配置する方法（本願発明）のいずれかを用いることが自然である。なお，甲４の第３図，乙１の図６，乙２の第６図に示される- 14 -ように，不揮発性半導体メモリにおいて２つの選択線を隣接して配置することは，ごく普通に行われていることであるといえる。 そうすると，先願明細書，図１には，メモリセルの２つの選択線は，メモリセルを挟んで配置させている態様のみが示されているけれども，先願発明の内容としては，２つの選択線を隣接して配置する方法を除外しているものではないと理解するのが相当である。 (2)以上のとおり本願発明においてメモリセルを２つの選択線で選択する，，場合に，２つの選択線を隣接して配置するとの構成は，先願発明の技術的範囲に含まれるとみるべきであり，当業者が必要により適宜選択すべき技術的事項にすぎず（本願明細書における図４の従来技術や，甲４の第３図の実施例として，２つの選択線を隣接して配置することが，何らの説明もなく記載されていることも，上記の判断の裏付となる，また，選択線を隣接して配。）置したことによる格別顕著な効果もない。したがって，本願発明において，２つの選択線を隣接して配置する構成を採用したことは，本願発明と先願発明との相違点 の裏付となる，また，選択線を隣接して配。）置したことによる格別顕著な効果もない。したがって，本願発明において，２つの選択線を隣接して配置する構成を採用したことは，本願発明と先願発明との相違点ということはできない。 結論 その他，原告は縷々主張するがいずれも理由がない。 以上のとおりであるから，原告主張の取消事由は理由がなく，審決にこれを取り消すべき違法はない。原告の本訴請求は理由がないから，これを棄却することとし，主文のとおり判決する。 知的財産高等裁判所第３部裁判長裁判官飯村敏明- 15 -裁判官大鷹一郎裁判官嶋末和秀
▼ クリックして全文を表示