平成２７年１２月２４日判決言渡 平成２７年(行ケ)第１０１１６号審決取消請求事件 口頭弁論終結日平成２７年１２月１７日 判決 原告日亜化学工業株式会社 訴訟代理人弁護士古城春実 牧野知彦 加治梓子 弁理士松田一弘 蟹田昌之 被告三洋電機株式会社 訴訟代理人弁護士尾崎英男 日野英一郎 鷹見雅和 訴訟復代理人弁護士上野潤一 弁理士廣瀬文雄 豊岡静男 主文 １ 特許庁が無効２０１４－８０００６１号事件について平成２７年５月２６日にした審決を取り消す。 ２ 訴訟費用は被告の負担とする。 事実及び理由 第１ 原告の求めた裁判主文同旨。 第２ 事案の概要本件は，特許無効審判請求を不成立とした審決に対する取消訴訟である。争点は，①新規性判断の是非及び②進歩性判断の是非である。 １ 特許 原告の求めた裁判主文同旨。 第２ 事案の概要本件は，特許無効審判請求を不成立とした審決に対する取消訴訟である。争点は，①新規性判断の是非及び②進歩性判断の是非である。 １ 特許庁における手続の経緯(1) 本件特許被告は，名称を「窒化物系半導体素子の製造方法」とする発明についての本件特許（特許第４１８０１０７号）の特許権者である。（甲１）本件特許は，平成１４年３月２６日（以下「本件優先日」という。）に出願した特願２００２－８５０８５号を基礎とする優先権を主張して，平成１５年３月１９日に出願した特願２００３－７４９６６号（優先権主張国・日本）を，平成１８年１２月２５日に分割出願した特願２００６－３４８１６１号を，更に平成２０年３月２４日に分割出願した特願２００８－７６８４４号に係るものであり，平成２０年９月５日に設定登録（請求項の数１０）がされた。（甲１）(2) 無効審判請求原告は，平成２６年４月２２日付けで本件特許の請求項１～１０に係る発明について無効審判請求をし（無効２０１４－８０００６１号），特許庁は，平成２７年５月２６日，「本件審判の請求は，成り立たない。」との審決をし，その謄本は，同年６月４日，原告に送達された。 （甲６３） - 3 - ２ 本件発明の要旨本件特許の請求項１～１０の発明（以下，請求項の番号に従って「本件発明１」のようにいい，すべてを併せて「本件発明」という。また，本件特許に係る明細書及び図面を合わせて「本件明細書」という。）に係る特許請求の範囲の記載は，次のとおりである。（甲１）(1) 本件発明１「 ｎ型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導体層の上面上に，活性層を含む窒化物半導体層からなる第２半導体層を形成 とおりである。（甲１）(1) 本件発明１「 ｎ型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導体層の上面上に，活性層を含む窒化物半導体層からなる第２半導体層を形成する第１工程と，前記第１半導体層の裏面を研磨することにより厚み加工する第２工程と，前記第１工程及び前記第２工程の後，前記研磨により発生した転位を含む前記第１半導体層の裏面近傍の領域を除去して前記第１半導体層の裏面の転位密度を１×１０9ｃｍ-2 以下とする第３工程と，その後，前記転位を含む前記第１半導体層の裏面近傍の領域が除去された第１半導体層の裏面上に，ｎ側電極を形成する第４工程とを備え，前記第１半導体層と前記ｎ側電極とのコンタクト抵抗を０.０５Ωｃｍ2 以下とする，窒化物系半導体素子の製造方法。」(2) 本件発明２「 前記第１半導体層の裏面は，前記第１半導体層の窒素面である，請求項１に記載の窒化物系半導体素子の製造方法。」(3) 本件発明３「 前記第３工程により，前記転位密度は，１×１０6ｃｍ-2 以下に低減される，請求項１又は２に記載の窒化物系半導体素子の製造方法。」(4) 本件発明４「 前記第３工程により，前記転位を含む前記第１半導体層の裏面近傍の領域が０.５μ - 4 -ｍ以上除去される，請求項１～３のいずれかに記載の窒化物系半導体素子の製造方法。」(5) 本件発明５「 前記基板は，成長用基板上に成長することを利用して形成されている，請求項１～４のいずれかに記載の窒化物系半導体素子の製造方法。」(6) 本件発明６「 前記第１工程によって前記第１半導体層の上面上に前記第２半導体層を形成した後に，前記第２工程によって前記第１半導体層の裏面を研磨すること 化物系半導体素子の製造方法。」(6) 本件発明６「 前記第１工程によって前記第１半導体層の上面上に前記第２半導体層を形成した後に，前記第２工程によって前記第１半導体層の裏面を研磨することにより厚み加工を行う，請求項１～５のいずれかに記載の窒化物系半導体素子の製造方法。」(7) 本件発明７「 前記第１半導体層及び前記第２半導体層を劈開することにより，共振器端面を形成する第５工程をさらに備える，請求項１～６のいずれかに記載の窒化物系半導体素子の製造方法。」(８) 本件発明８「 前記第１半導体層は，ＨＶＰＥ法により形成される，請求項１～７のいずれかに記載の窒化物系半導体素子の製造方法。」(９) 本件発明９「 前記第２半導体層は，ＭＯＣＶＤ法により形成される，請求項１～８のいずれかに記載の窒化物系半導体素子の製造方法。」(１０) 本件発明１０「 前記第１半導体層は，前記第２工程により１８０μｍ以下の厚みになるまで厚み加工される，請求項１～９のいずれかに記載の窒化物系半導体素子の製造方法。」 ３ 審決の理由の要点(1) 証拠方法甲２：ＪｏｏｎＳｅｏｐＫｗａｋ外６名，“Ｃｒｙｓｔａｌ－ｐｏｌａｒｉｔｙｄｅｐｅｎｄｅｎｃｅｏｆＴｉ／Ａｌｃｏｎｔａｃｔｓｔｏｆｒｅｅｓｔａｎｄｉｎｇｎ－ＧａＮｓｕｂｓｔｒａｔｅ”（「自立ｎ型ＧａＮ基板へのＴ - 5 -ｉ/Ａｌ電極の結晶極性への依存性」），ＡＰＰＬＩＥＤＰＨＹＳＩＣＳＬＥＴＴＥＲＳ，１２ＮＯＶＥＭＢＥＲ ２００１，Ｖｏｌｕｍｅ ７９，Ｎｕｍｂｅｒ ２０，ｐｐ．３２５４－３２５６甲３：特開２０００－３４９３３８号公報甲４：特開２００１－１７６８２３号公報(2) 無効理由ア無効理由０ ｌｕｍｅ ７９，Ｎｕｍｂｅｒ ２０，ｐｐ．３２５４－３２５６甲３：特開２０００－３４９３３８号公報甲４：特開２００１－１７６８２３号公報(2) 無効理由ア無効理由０本件発明は，公知の課題の解決に周知の技術を適用したものであるから，当業者が容易に発明することができた。 イ無効理由１・２本件発明は，甲２に記載された発明に基づいて，当業者が容易に発明することができた。 ウ無効理由３・４本件発明は，甲３に記載された発明である，又は，甲３に記載された発明に基づいて，当業者が容易に発明することができた。 エ無効理由５本件発明は，甲４に記載された発明に基づいて，当業者が容易に発明することができた。 (3) 無効理由０に対する判断ア周知技術① 金属（窒化物系半導体材料を含む。）を機械研磨することにより加工変質層が形成され転位が発生することは，本件優先日前の技術常識である。 ② 本件発明の「研磨により発生した転位」は，少なくともその相当部分が加工変質層に含まれる。 ③[1]ＧａＮ膜中に，ダングリングボンドが並ぶ刃状転位の密度が高い領域があれば，当該領域がキャリアをトラップし，その結果，当該ＧａＮ膜の電気的特性の悪化（大電流を流すようなレーザーの場合は寿命の低下）や抵抗率の上昇といった不 - 6 -都合を招くこと，[2]加工変質層が電気的特性に悪い影響を及ぼすこと，[3]ＧａＮ単結晶基板中に発生した加工変質層（本件発明の「研磨により発生した転位」の相当部分を含む）は，化学研磨，化学機械研磨又はエッチングにより相当程度除去できることは，いずれも，本件優先日前に周知であった。 イ容易想到性しかしながら，本件優先日前に，①ｎ型の窒化物系半導 を含む）は，化学研磨，化学機械研磨又はエッチングにより相当程度除去できることは，いずれも，本件優先日前に周知であった。 イ容易想到性しかしながら，本件優先日前に，①ｎ型の窒化物系半導体層又は窒化物系半導体基板の上面上に，活性層を含む窒化物半導体層を形成する工程（本件発明１の第１工程に相当）と，②前記半導体層又は半導体基板の裏面を研磨することにより厚み加工をする工程（本件発明１の第２工程に相当）と，その後，前記半導体層又は半導体基板の裏面上にｎ側電極を形成する工程とを備えた窒化物系半導体素子の製造方法は公知ではなく，当業者がこれら工程を備えた製造方法を想到することが容易であったともいえない。 ウ小括以上から，本件発明１は，当業者が周知技術に基づいて容易に発明をすることができたものではない。したがって，本件発明１の発明特定事項をすべて含み，更に他の発明特定事項を付加した本件発明２～本件発明１０も，当業者が周知技術に基づいて容易に発明をすることができたものではない。 (4) 無効理由１・２に対する判断ア甲２発明甲２には，次の発明（甲２発明）が記載されている（審決が，本件発明１の構成に相当するとした部分を下線と括弧書により明示した部分がある。）。 「 自立ＧａＮは，転位密度が低く熱伝導率が高く劈開が容易であることから，電子デバイス並びに光電子デバイスの基板として注目されており，ＧａＮ基板を使用するもう一つの利点として，裏面ｎ電極のデバイス（窒化物系半導体素子）を作製でき，これにより，製造工程を簡単で確実なものにし，デバイスのサイズを小さくすることができ，量産収率が向上することがあり， - 7 -ＧａＮ基板は，結晶極性が異なる二つの面，すなわちＧａ極性面（Ｇａ面）とＮ極性面（Ｎ面） 実なものにし，デバイスのサイズを小さくすることができ，量産収率が向上することがあり， - 7 -ＧａＮ基板は，結晶極性が異なる二つの面，すなわちＧａ極性面（Ｇａ面）とＮ極性面（Ｎ面）を有するが，それらは金属／ＧａＮ界面のほかＡｌＧａＮ／ＧａＮヘテロ構造における界面の電気特性にも大きな影響を与えるものであるところ，Ｋａｒｒｅｒらによる，Ｐｔ／ＧａＮショットキーダイオードにおけるＧａ面とＮ面でのＰｔの障壁高さがそれぞれ１.１ｅＶと０.９ｅＶと異なったとの報告や，Ｆａｎｇらによる，自立ＧａＮのＮ面上のＮｉ／Ａｕ電極の障壁高さが０.７５ｅＶであったのに対し，Ｇａ面上ではより高い１.２７ｅＶであったとの報告はあるものの，Ｇａ極性及びＮ極性のＧａＮ基板上のオーミック電極間の電気特性の比較はほとんど行われてこなかったが，活性層を含む素子構造は，通常，ＧａＮ基板のＧａ極性側に成長させるため，裏面オーミック電極はＧａＮのＮ極性側に形成する必要があり，また，ｎ型ＧａＮ上のオーミック電極にはＴｉ／Ａｌ電極が広く使用されていることから，本研究では，ｎ型ＧａＮ基板へのＴｉ／Ａｌ電極の電気特性に対する結晶極性の影響を検討することを目的とし，上記目的のために，ハイドライド気相成長法（ＨＶＰＥ）で成長させた，一方の表面にＧａ極性面を有しもう一方の表面にＮ極性面を有する自立ｎ型ＧａＮ基板（ｎ型の窒化物系半導体基板からなる第１半導体層）を用い，Ｇａ面上とＮ面上の両面にＴｉ／Ａｌ電極を形成した，研究用のｎ型ＧａＮ試料の製造方法であって，前記Ｇａ面上とＮ面上のＴｉ／Ａｌ電極を比較したところ，異なる極性を有する面上に形成した電極の電気特性は大きく異なることが示されたが，それは，極性に依存する逆向きのピエゾ電界によって説明することがで 前記Ｇａ面上とＮ面上のＴｉ／Ａｌ電極を比較したところ，異なる極性を有する面上に形成した電極の電気特性は大きく異なることが示されたが，それは，極性に依存する逆向きのピエゾ電界によって説明することができるものであり，具体的には，ＨＶＰＥ法により，サファイア基板上にＧａＮ層を３００μｍの膜厚に成長させ，Ｓｉをドープし，レーザー誘起リフトオフにより厚いＧａＮ層をサファイア基板から剥離して自立ＧａＮ基板（ＧａＮウェハ）（ｎ型の窒化物系半導体基板からなる第１半導体層）を得，平滑なエピレディ表面を得るため，前記ＧａＮウェハ（ｎ型の窒化物系半導体基板からなる第１半導体層）のＧａ面とＮ面の両面を機械研磨（研磨）とドライエッチ処理し，二結晶Ｘ線回析（ＤＸＲＤ）を用いて前記ＧａＮウェハの構造特性を調査検討したとこ - 8 -ろ，Ｇａ面とＮ面に対する（０００２）ピークの半値全幅（ＦＷＨＭ）の測定結果は，それぞれ１２６ａｒｃｓｅｃと１５３ａｒｃｓｅｃであり，それらの非対称（１０１２）ピークは，９６ａｒｃｓｅｃ及び１０４ａｒｃｓｅｃであり，Ｇａ面及びＮ面ともに，代表的な転位密度は１０7ｃｍ-2 よりも低く，室温におけるホール測定により得られた電子濃度及び移動度は，それぞれ，１.５×１０17ｃｍ-3 及び ８２５ｃｍ2／Ｖｓであり，続いて，Ｇａ面とＮ面をともにアセトン及びメタノール中で脱脂し，脱イオン（ＤＩ）水中で洗浄し，フォトリソグラフィーによりパターンを施し，その後，それらを緩衝酸化物エッチング液中でエッチングし，ＤＩ水中で洗浄し，窒素ガスで乾燥した後，金属蒸着するために真空システムに装填し，厚さ５０ｎｍのＴｉ層及び厚さ５００ｎｍのＡｌ層のＴｉ／Ａｌ層（ｎ側電極）を電子ビーム蒸着により形成し，その際，伝送長法（ＴＬＭ） 浄し，窒素ガスで乾燥した後，金属蒸着するために真空システムに装填し，厚さ５０ｎｍのＴｉ層及び厚さ５００ｎｍのＡｌ層のＴｉ／Ａｌ層（ｎ側電極）を電子ビーム蒸着により形成し，その際，伝送長法（ＴＬＭ）を用いて接触抵抗を測定するため，幅２００μｍギャップ間隔３０μｍの２枚の金属パッドが，適宜，環状の電極構造を形成するようにして試料を得て，前記試料をＮ2 雰囲気の高速熱アニールシステム中でアニールした後，ｎ型ＧａＮ基板のＧａ面とＮ面の両面に堆積されたＴｉ／Ａｌ電極の電流－電圧（Ｉ－Ｖ）特性を測定したところ，ｎ型ＧａＮのＧａ面及びＮ面の両方とも，Ｔｉ／Ａｌ電極を５００℃で３０秒間アニールした後では非線形なＩ－Ｖ特性を示し，ｎ型ＧａＮのＧａ面上のＴｉ／Ａｌ電極では，７００℃及び９００℃で３０秒間アニールした後ではＩ－Ｖ曲線は線形になったが，ｎ型ＧａＮのＮ面上のＴｉ／Ａｌ電極では，７００℃でのアニール後に依然として非線形のＩ－Ｖ関係を示し，ｎ型ＧａＮのＧａ面上のＴｉ／Ａｌ電極の場合，アニール温度が５００℃から６００℃に上昇するにつれて電流が大幅に増加し，６００℃～８００℃で３０秒間アニールした後，ＴＬＭで測定された接触抵抗率は２×１０-5Ωｃｍ2 であり，これより高い温度でアニールすると，電流測定値が低下し，これに対して，ｎ型ＧａＮ基板のＮ面上のＴｉ／Ａｌ電極の場合，５００℃で３０秒間アニールした後の０.１Ｖでの電流は，Ｇａ面上のＴｉ／Ａｌ電極で得られたものと同様であったが，６００℃で３０秒間アニールした後の測定電流値は一桁減少し，さらに，７００℃で３０ - 9 -秒間アニールした後では，０．１Ｖで，Ｇａ面上のＴｉ／Ａｌ電極より４桁低い３００ｎＡの最小電流が得られ，ｎ型ＧａＮのＮ面におけるＴｉ／Ａｌ電極の電気特 さらに，７００℃で３０ - 9 -秒間アニールした後では，０．１Ｖで，Ｇａ面上のＴｉ／Ａｌ電極より４桁低い３００ｎＡの最小電流が得られ，ｎ型ＧａＮのＮ面におけるＴｉ／Ａｌ電極の電気特性の更なる調査研究として，電流－電圧測定を使用してショットキー障壁高さを測定するため，ｎ型ＧａＮのＧａ面にＴｉ／Ａｌを堆積し，７００℃で３０秒間アニールして低い接触抵抗率のオーミック電極を得，また，ｎ型ＧａＮのＮ面に直径１８０μｍのＴｉ／Ａｌ電極を形成し，ｎ型ＧａＮのＮ面上のＴｉ／Ａｌ電極を５００℃で３０秒間アニールした後ではＩ－Ｖグラフに線形領域が無いが，一方，Ｎ面上のＴｉ／Ａｌ電極を７００℃で３０秒間アニールした後では線形領域を示しており，これはショットキーダイオード特性であるから，前記試料は，ｎ型ＧａＮからなるショットキーダイオード試料（窒化物系半導体素子）であり，また，７００℃で３０秒間アニールしたｎ型ＧａＮのＮ面上のＴｉ／Ａｌ電極の障壁高さ及び理想係数は，それぞれ１.０９ｅＶと１.２９と算出され，５００℃で９０分間アニールしたｎ型ＧａＮのＮ面上のＴｉ／Ａｌ電極の障壁高さは１.０１ｅＶと測定され，理想係数１.６７が得られ，さらに，Ｔｉの役割を解明するために，ｎ型ＧａＮ基板のＮ面上にＰｄ／Ａｌ電極を形成して障壁高さを調べたところ，Ｐｄ／Ａｌ電極の障壁高さと理想係数は，それぞれ１.１０と１.４４ｅＶであり，それらは，ｎ型ＧａＮのＮ面上のＴｉ／Ａｌ電極と同様であったところ，Ｋａｒｒｅｒらの報告では，ＰＩＭＢＥで成長させたｎ型ＧａＮのＮ面上のＰｔ電極の障壁高さは０.９ｅＶであり，Ｆａｎｇらの報告では，ＨＶＰＥで成長させたｎ型ＧａＮ基板のＮ面上のＮｉ／Ａｕ電極の障壁高さは０．７５ｅＶであり，ＴｉとＡｌの仕事関数（それぞれ４.３３ｅＶ及び４. 電極の障壁高さは０.９ｅＶであり，Ｆａｎｇらの報告では，ＨＶＰＥで成長させたｎ型ＧａＮ基板のＮ面上のＮｉ／Ａｕ電極の障壁高さは０．７５ｅＶであり，ＴｉとＡｌの仕事関数（それぞれ４.３３ｅＶ及び４.２８ｅＶ）がＰｔとＮｉのそれら（それぞれ５.６５ｅＶ及び５.１５ｅＶ）よりかなり低いことを考慮すると，ｎ型ＧａＮのＮ面上のＴｉ／Ａｌ電極とＰｄ／Ａｌ電極の障壁高さが１ｅＶより高いということは，アニールで高仕事関数を有する界面層が形成されたことを示唆するようにみえ，さらに，ｎ型ＧａＮのＧａ面上の電極はオーミックとなることから，界面層はｎ型ＧａＮのＧａ面上のＴｉ／Ａｌにオーミック接触になっていること，Ｌｕｔｈｅｒらが，ＧａＮ上のＴｉ／Ａｌ電極の界面だけでなく６００℃でアニールしたＰｄ／Ａｌ電極の界面で非常に薄いＡｌＮ層を観測したこと，及び，電界放出型オージェ電子分光法を用いてｎ型ＧａＮのＮ面上のＴｉ／ - 10 -Ａｌを分析したところ，６００℃で３０秒間のアニール後，ＧａＮの表面にＡｌのピークが検出されたことからみて，ＧａＮの異なる極性に起因してＡｌＮ／ＧａＮ界面で逆向きのピエゾ電界が生成しており，前記のようにＴｉ／Ａｌ電極の反対の電気特性が結晶極性に依存することが観察されたことは，自立ｎ型ＧａＮ基板の結晶極性に依存しているＡｌＮ／ＧａＮヘテロ構造における逆向きのピエゾ電界により説明できるものである，研究用のｎ型ＧａＮ試料の製造方法。」イ本件発明１と甲２発明との一致点「 ｎ型の窒化物系半導体基板からなる第１半導体層の裏面を研磨することにより厚み加工する工程と，前記厚み加工する工程の後，前記研磨により発生した転位を含む前記第１半導体層の裏面近傍の領域を除去して前記第１半導体層の裏面の転位密度を１× 層の裏面を研磨することにより厚み加工する工程と，前記厚み加工する工程の後，前記研磨により発生した転位を含む前記第１半導体層の裏面近傍の領域を除去して前記第１半導体層の裏面の転位密度を１×１０9ｃｍ-2 以下とする工程と，その後，前記転位を含む前記第１半導体層の裏面近傍の領域が除去された第１半導体層の裏面上に，ｎ側電極を形成する工程とを備える，窒化物系半導体素子の製造方法。」ウ本件発明１と甲２発明との相違点(ｱ) 相違点１「 本件発明１では，『第１半導体層の上面上に，活性層を含む窒化物半導体層からなる第２半導体層を形成する』工程を備えるのに対し，甲２発明では，前記工程を備えない点。」(ｲ) 相違点２「 本件発明１では，『前記第１半導体層と前記ｎ側電極とのコンタクト抵抗を０.０５Ωｃｍ2以下とする』のに対し，甲２発明では，前記第１半導体層と前記ｎ側電極とのコンタクト抵抗が０.０５Ωｃｍ2 以下となっているか否か不明である点。」エ相違点の判断 - 11 -(ｱ) 相違点１について① 甲２のｎ型ＧａＮ試料は，ｎ型ＧａＮ基板へのＴｉ／Ａｌ電極の電気特性に対する結晶極性の影響を検討するために，Ｇａ面上とＮ面上の両方にＴｉ／Ａｌ電極を形成したものである。甲２のｎ型ＧａＮ試料を用いて本件発明の窒化物系半導体素子を製造するためには，当該ｎ型ＧａＮ試料のＧａ面上に形成したＴｉ／Ａｌ電極を除去し，Ｔｉ／Ａｌ電極が除去されたＧａ面上に改めて第２半導体層を形成することになる。しかしながら，このようにすると，Ｇａ面上とＮ面上の両方にＴｉ／Ａｌ電極を形成してｎ型ＧａＮ基板へのＴｉ／Ａｌ電極の電気特性に対する結晶極性の影響を検討するという甲２のｎ型ＧａＮ試料の目的を達 る。しかしながら，このようにすると，Ｇａ面上とＮ面上の両方にＴｉ／Ａｌ電極を形成してｎ型ＧａＮ基板へのＴｉ／Ａｌ電極の電気特性に対する結晶極性の影響を検討するという甲２のｎ型ＧａＮ試料の目的を達成することはできない。したがって，当業者がそのようなことをする動機付けはない。 ② 甲２発明でＧａ面とＮ面の両面に対して機械研磨とドライエッチ処理を施しているのは，研究の目的であるｎ型ＧａＮ基板へのＴｉ／Ａｌ電極の電気特性に対する結晶極性の影響の検討のために，結晶極性以外の両面のコンディションを厳密に揃える必要があるからである。したがって，光電子デバイス（ＧａＮ系発光素子）の製造過程で自立ＧａＮ基板のＮ極性側に裏面オーミック電極を形成する場合でも，上記プロセスを忠実に踏襲しなければならない理由はない。したがって，当業者が本件発明１の第３工程に相当するプロセスを採用する動機付けはない。 ③ 以上から，相違点１に係る本件発明１の構成とすることは，当業者が容易に想到し得たことではない。 (ｲ) 小括上記(ｱ)から，相違点２の容易想到性について検討するまでもなく，本件発明１は，当業者が甲２発明に基づいて容易に発明をすることができたものではない。 オまとめ本件発明１が容易に発明できない以上，本件発明１の発明特定事項をすべて含み，更に他の発明特定事項を付加した本件発明２～本件発明１０も，当業者が甲２発明に基づいて容易に発明をすることができたものではない。 - 12 -(5) 無効理由３に対する判断（無効理由３の１）ア甲３第一発明甲３には，次の発明（甲３第一発明）が記載されている（審決が，本件発明１の構成に相当するとした部分を下線と括弧書により明示した部分がある。）。 「 ウルツ鉱型結晶構造を有す ア甲３第一発明甲３には，次の発明（甲３第一発明）が記載されている（審決が，本件発明１の構成に相当するとした部分を下線と括弧書により明示した部分がある。）。 「 ウルツ鉱型結晶構造を有するＩＩＩ族元素窒化物半導体，例えば，ＧａＮ系半導体発光素子の製造方法において，格子定数や熱膨張係数が異なるサファイア基板上にＧａＮ結晶膜のエピタキシャル成長を行うと，基板やエピタキシャル層に歪みや欠陥，転位が発生し，また，厚い膜を成長した場合にはクラックが発生し，デバイスとしての性能が極端に悪くなるという問題があったので，サファイア基板上にエピタキシャル成長を行って形成されたものであっても，歪みや欠陥，転位が少なく，また厚い膜であってもクラックが入りにくい，ＧａＮ結晶膜を提供するために，サファイア基板上にＭＯＣＶＤ法で膜厚１μｍの下地結晶膜としてのＧａＮ膜を形成し，該ＧａＮ膜上にＳｉＯ２膜を形成し，該ＳｉＯ２膜をフォトリソグラフィー法とウエットエッチングでストライプ状に成形してマスクを形成し，該ストライプ状のマスク間の領域である成長領域上に，塩化ガリウム（ＧａＣｌ）をＧａ原料とし，アンモニア（ＮＨ３）ガスをＮ原料として，ハイドライドＶＰＥ法によりＧａＮ結晶をエピタキシャル成長させると，ＧａＮ結晶は，初期段階ではマスク上に成長せず前記成長領域のみで成長するため，前記成長領域上のＧａＮ結晶には基板の面方位とは異なる面方位を有するファセットが出現し，エピタキシャル成長を続けると，ＧａＮ結晶はファセット面に対して垂直な方向に成長が進むため，前記成長領域だけでなくマスク上にも成長し，やがてマスクを覆うようになって隣接する成長領域のＧａＮ結晶のファセットと接触し，さらにエピタキシャル成長を続けると，ファセットが埋め込まれ，平坦な ため，前記成長領域だけでなくマスク上にも成長し，やがてマスクを覆うようになって隣接する成長領域のＧａＮ結晶のファセットと接触し，さらにエピタキシャル成長を続けると，ファセットが埋め込まれ，平坦な表面を有するＧａＮ結晶膜を得て，得られたＧａＮ結晶膜上に発光素子構造を形成した後にサファイア基板とマスクと前記ＧａＮ結晶膜の一部を除去する方法（サファイア基板法），あるいは，ＧａＮ結晶膜を形 - 13 -成後，サファイア基板とマスクとＧａＮ結晶膜の一部を除去して得たＧａＮエピタキシャル層のみからなるウェーハを基板として，該基板上に発光素子構造を形成する方法（ＧａＮ基板法）により作製するＧａＮ系半導体発光素子の製造方法であって，前記ＧａＮ結晶膜において，転位は，ファセットに向かって進み基板と垂直に伸びていたものが垂直な方向へ伸びることができなくなるためファセットの成長とともに横方向に曲げられ，そのほとんどは結晶の端に出てしまうか閉ループを形成するので，エピタキシャル膜の膜厚増加に伴い上部の成長領域では転位が減少していき，その結果，マスク近傍の比較的転位密度が大きい層領域である高転位密度層と，上層領域において，下地結晶中の刃状転位を引継ぎｃ面に対して平行な変位ベクトルを持つＡ転位と下地結晶中の混合転位を引継ぎｃ面に対して斜めに傾いた変位ベクトルを持つＢ転位を合わせた全転位の転位密度が好ましくは２×１０8／ｃｍ2 以下，より好ましくは１×１０7／ｃｍ2 以下の低転位密度層とを有するｎ型ＧａＮ結晶膜となり，前記サファイア基板法は，例えば，キャリア濃度が１×１０18／ｃｍ-3 以上の前記ｎ型ＧａＮ結晶膜が形成された基板（ｎ型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導体層）をＭＯＣＶＤ装置にセットし， 例えば，キャリア濃度が１×１０18／ｃｍ-3 以上の前記ｎ型ＧａＮ結晶膜が形成された基板（ｎ型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導体層）をＭＯＣＶＤ装置にセットし，所定の温度，ガス流量，Ｖ族元素／ＩＩＩ族元素比で，厚さ１μｍのＳｉ添加ｎ型ＧａＮ層，厚さ０.４μｍのＳｉ添加ｎ型Ａｌ０.１５Ｇａ０.８５Ｎクラッド層，厚さ０.１μｍのＳｉ添加ｎ型ＧａＮ光ガイド層，厚さ２.５ｎｍの無添加Ｉｎ０.２Ｇａ０.８Ｎ量子井戸層と厚さ５ｎｍの無添加Ｉｎ０.０５Ｇａ０.９５Ｎ障壁層からなる１０周期の多重量子井戸構造活性層，厚さ２０ｎｍのＭｇ添加ｐ型Ａｌ０.２Ｇａ０.８Ｎ層，厚さ０.１μｍのＭｇ添加ｐ型ＧａＮ光ガイド層，厚さ０.４μｍのＭｇ添加ｐ型Ａｌ０.１５Ｇａ０.８５Ｎクラッド層，及び厚さ０.５μｍのＭｇ添加ｐ型ＧａＮコンタクト層（活性層を含む窒化物半導体層からなる第２半導体層）を順次Ｇａ面上に形成して発光素子構造を形成し，次に，該発光素子構造を形成したサファイア基板を研磨器にセットし，前記サファイア基板，前記下地結晶膜，前記マスク及び前記ＧａＮ結晶膜の一部を研磨（研磨）してｎ型ＧａＮ結晶膜を露出させ，露出したＧａＮ結晶膜の面，すなわち素子裏面（Ｎ面）側にチタンとアルミニウムからなるｎ型電極（ｎ側電極）を形成し，ｐ型ＧａＮコンタクト層上にニッケルと金からなるｐ型電極を形成する工 - 14 -程を含み，前記ＧａＮ基板法は，例えば，前記高転位密度層を除去し，全断面にわたって前記低転位密度層となっているＧａＮ基板ウエーハ（ｎ型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導体層）を用い，ＭＯＣＶＤ法によりＧａＮ基板側から厚さ０.５μｍのＳｉ添加ｎ型Ａｌ０.０５Ｇａ０.９５Ｎクラッド層，厚さ０.１μ 型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導体層）を用い，ＭＯＣＶＤ法によりＧａＮ基板側から厚さ０.５μｍのＳｉ添加ｎ型Ａｌ０.０５Ｇａ０.９５Ｎクラッド層，厚さ０.１μｍのＳｉ添加ｎ型ＧａＮ光ガイド層，厚さ３ｎｍの無添加Ｉｎ０.２Ｇａ０.８Ｎ量子井戸層と無添加Ｉｎ０.０５Ｇａ０.９５Ｎ障壁層からなる７周期の多重量子井戸構造活性層，厚さ２０ｎｍのＭｇ添加ｐ型Ａｌ０.２Ｇａ０.８Ｎインジウム解離防止層，厚さ０.１μｍのＭｇ添加ｐ型ＧａＮ光ガイド層，厚さ０.５μｍのＭｇ添加ｐ型Ａｌ０.０５Ｇａ０.９５Ｎクラッド層，及び厚さ０.２μｍのＭｇ添加ｐ型ＧａＮコンタクト層（活性層を含む窒化物半導体層からなる第２半導体層）を順次Ｇａ面上に形成して発光素子構造を形成し，該発光素子構造の最上層にはＳｉＯ２膜を形成し，幅１０μｍのストライプ状の電流注入用窓を形成し，この上にニッケルと金からなるｐ型電極を形成し，ｐ型電極面で研磨用重しに貼りつけ，ＧａＮ基板の裏面（Ｎ面）（第１半導体層の裏面）を研磨（研磨）し，通常，６０μｍ～１００μｍの劈開可能な厚さに仕上げ（厚み加工），チタンとアルミニウムからなるｎ型電極（ｎ側電極）を前記裏面に形成する工程を含む，ＧａＮ系半導体発光素子の製造方法（窒化物系半導体素子の製造方法）。」イ本件発明１と甲３第一発明との一致点「 ｎ型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導体層の上面上に，活性層を含む窒化物半導体層からなる第２半導体層を形成する第１工程と，前記第１半導体層の裏面を研磨することにより厚み加工する第２工程と，その後，前記第１半導体層の裏面上に，ｎ側電極を形成する工程とを備えた窒化物系半導体素子の製造方法。」ウ本件発明１ 記第１半導体層の裏面を研磨することにより厚み加工する第２工程と，その後，前記第１半導体層の裏面上に，ｎ側電極を形成する工程とを備えた窒化物系半導体素子の製造方法。」ウ本件発明１と甲３第一発明との相違点(ｱ) 相違点３「 本件発明１では，前記第１工程及び前記第２工程の後，前記研磨により発生した転 - 15 -位を含む前記第１半導体層の裏面近傍の領域を除去して前記第１半導体層の裏面の転位密度を１×１０9ｃｍ-2 以下とする第３工程を備えているのに対し，甲３第一発明では，前記第３工程を備えていない点。」(ｲ) 相違点４「 前記『ｎ側電極を形成する工程』が，本件発明１では，第３工程の後に『転位を含む前記第１半導体層の裏面近傍の領域が除去された第１半導体層の裏面上に』ｎ側電極を形成する第４工程であるのに対し，甲３第一発明では，第３工程の後の工程ではなく，したがって，『転位を含む前記第１半導体層の裏面近傍の領域が除去された第１半導体層の裏面上に』ｎ側電極を形成するものではない点。」(ｳ) 相違点５「 前記『第１半導体層とｎ側電極とのコンタクト抵抗』が，本件発明１では，０.０５Ωｃｍ2以下とされるのに対し，甲３第一発明では，０.０５Ωｃｍ2 以下とされるかどうかが明らかでない点。」エ相違点の判断(ｱ) 相違点３・４についてＧａＮ系材料に電極を形成する際，当該ＧａＮ系材料の電極形成面の近傍の領域に存在する転位をあらかじめ除去すること又は前記転位があらかじめ除去されるべきであることを記載や示唆する刊行物はない。そうであれば，甲３第一発明に接した当業者は，電極形成面において研磨により発生した転位は，わざわざこれを除去する必要があるほど電極形成面での電気的特性を悪 きであることを記載や示唆する刊行物はない。そうであれば，甲３第一発明に接した当業者は，電極形成面において研磨により発生した転位は，わざわざこれを除去する必要があるほど電極形成面での電気的特性を悪化させるものではないので，甲３第一発明では研磨により発生した転位を含む第一半導体層の裏面近傍の領域を除去していないと理解する。 したがって，当業者が第１工程及び第２工程の後，研磨により発生した転位を含む第１半導体層の裏面近傍の領域を除去しようとする動機付けはない。 以上から，相違点３・４に係る本件発明１の構成とすることは，当業者が容易に想到し得たことではない。 - 16 -(ｲ) 小括上記(ｱ)から，相違点５の容易想到性について検討するまでもなく，本件発明１は，当業者が甲３第一発明に基づいて容易に発明をすることができたものではない。 オまとめ本件発明１が容易に発明できない以上，本件発明１の発明特定事項をすべて含み，更に他の発明特定事項を付加した本件発明２～本件発明１０も，当業者が甲３第一発明に基づいて容易に発明をすることができたものではない。 (6) 無効理由３に対する判断（無効理由３の２）ア甲３第二発明甲３には，次の発明（甲３第二発明）が記載されている（審決が，本件発明１の構成に相当するとした部分を下線と括弧書により明示した部分がある。）。 「 ウルツ鉱型結晶構造を有するＩＩＩ族元素窒化物半導体，例えば，ＧａＮ系半導体発光素子の製造方法において，格子定数や熱膨張係数が異なるサファイア基板上にＧａＮ結晶膜のエピタキシャル成長を行うと，基板やエピタキシャル層に歪みや欠陥，転位が発生し，また，厚い膜を成長した場合にはクラックが発生し，デバイスとしての性能が極端に悪くなるという問 イア基板上にＧａＮ結晶膜のエピタキシャル成長を行うと，基板やエピタキシャル層に歪みや欠陥，転位が発生し，また，厚い膜を成長した場合にはクラックが発生し，デバイスとしての性能が極端に悪くなるという問題があったので，サファイア基板上にエピタキシャル成長を行って形成されたものであっても，歪みや欠陥，転位が少なく，また厚い膜であってもクラックが入りにくい，ＧａＮ結晶膜を提供するために，サファイア基板上にＭＯＣＶＤ法で膜厚１μｍの下地結晶膜としてのＧａＮ膜を形成し，該ＧａＮ膜上にＳｉＯ２膜を形成し，該ＳｉＯ２膜をフォトリソグラフィー法とウエットエッチングでストライプ状に成形してマスクを形成し，該ストライプ状のマスク間の領域である成長領域上に，塩化ガリウム（ＧａＣｌ）をＧａ原料とし，アンモニア（ＮＨ３）ガスをＮ原料として，ハイドライドＶＰＥ法によりＧａＮ結晶をエピタキシャル成長させると，ＧａＮ結晶は，初期段階ではマスク上に成長せず前記成長領域のみで成長するため，前記成長領域上の - 17 -ＧａＮ結晶には基板の面方位とは異なる面方位を有するファセットが出現し，エピタキシャル成長を続けると，ＧａＮ結晶はファセット面に対して垂直な方向に成長が進むため，前記成長領域だけでなくマスク上にも成長し，やがてマスクを覆うようになって隣接する成長領域のＧａＮ結晶のファセットと接触し，さらにエピタキシャル成長を続けると，ファセットが埋め込まれ，平坦な表面を有するＧａＮ結晶膜を得て，ＧａＮ結晶膜を形成後，サファイア基板とマスクとＧａＮ結晶膜の一部を除去して得たＧａＮエピタキシャル層のみからなるウェーハを基板として，該基板上に発光素子構造を形成する方法（ＧａＮ基板法）により作製するＧａＮ系半導体発光素子の製造方法であって，前記 部を除去して得たＧａＮエピタキシャル層のみからなるウェーハを基板として，該基板上に発光素子構造を形成する方法（ＧａＮ基板法）により作製するＧａＮ系半導体発光素子の製造方法であって，前記ＧａＮ結晶膜において，転位は，ファセットに向かって進み基板と垂直に伸びていたものが垂直な方向へ伸びることができなくなるためファセットの成長とともに横方向に曲げられ，そのほとんどは結晶の端に出てしまうか閉ループを形成するので，エピタキシャル膜の膜厚増加に伴い上部の成長領域では転位が減少していき，その結果，マスク近傍の比較的転位密度が大きい層領域である高転位密度層と，上層領域において，下地結晶中の刃状転位を引継ぎｃ面に対して平行な変位ベクトルを持つＡ転位と下地結晶中の混合転位を引継ぎｃ面に対して斜めに傾いた変位ベクトルを持つＢ転位を合わせた全転位の転位密度が好ましくは２×１０8／ｃｍ2 以下，より好ましくは１×１０7／ｃｍ2 以下の低転位密度層とを有するｎ型ＧａＮ結晶膜となり，前記ＧａＮ基板法は，例えば，前記高転位密度層を除去し，全断面にわたって前記低転位密度層となっているＧａＮ基板ウエーハ（ｎ型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導体層）を用い，ＭＯＣＶＤ法によりＤＨ構造形成のためのエピタキシャル成長を，サファイア基板，下地結晶層，マスク，及びマスク近傍の高転位密度層を取り除いて形成されたＧａＮ基板（ｎ型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導体層）の裏面（サファイア基板が存在していた側の面）に行って半導体レーザを作製し，該ＤＨ構造（活性層を含む窒化物半導体層からなる第２半導体層）の最上層にはＳｉＯ２膜を形成し，幅１０μｍのストライプ状の電流注入用窓を形成し， - 18 -この に行って半導体レーザを作製し，該ＤＨ構造（活性層を含む窒化物半導体層からなる第２半導体層）の最上層にはＳｉＯ２膜を形成し，幅１０μｍのストライプ状の電流注入用窓を形成し， - 18 -この上にニッケルと金からなるｐ型電極を形成し，ｐ型電極面で研磨用重しに貼りつけ，ＧａＮ基板（ｎ型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導体層）のＧａ面（第１半導体層の裏面）を研磨（研磨）し，通常，６０μｍ～１００μｍの劈開可能な厚さに仕上げ（厚み加工），チタンとアルミニウムからなるｎ型電極（ｎ側電極）を前記Ｇａ面（第１半導体層の裏面）に形成する工程を含む，ＧａＮ系半導体発光素子の製造方法（窒化物系半導体素子の製造方法）。」イ本件発明１と甲３第二発明との一致点「 ｎ型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導体層の上面上に，活性層を含む窒化物半導体層からなる第２半導体層を形成する第１工程と，前記第１半導体層の裏面を研磨することにより厚み加工する第２工程と，その後，前記第１半導体層の裏面上に，ｎ側電極を形成する工程とを備えた窒化物系半導体素子の製造方法。」ウ本件発明１と甲３第二発明との相違点(ｱ) 相違点６相違点３と同旨。 (ｲ) 相違点７相違点４と同旨。 (ｳ) 相違点８相違点５と同旨。 エ相違点の判断(ｱ) 相違点６・７について相違点３・４と同旨。 (ｲ) 小括上記(ｱ)から，相違点８の容易想到性について検討するまでもなく，本件発明１は，当業者が甲３第二発明に基づいて容易に発明をすることができたものではない。 - 19 -オまとめ本件発明１ )から，相違点８の容易想到性について検討するまでもなく，本件発明１は，当業者が甲３第二発明に基づいて容易に発明をすることができたものではない。 - 19 -オまとめ本件発明１が容易に発明できない以上，本件発明１の発明特定事項をすべて含み，更に他の発明特定事項を付加した本件発明２～本件発明１０も，当業者が甲３第二発明に基づいて容易に発明をすることができたものではない。 (7) 無効理由４に対する判断無効理由３に対する判断と同旨。 (8) 無効理由５に対する判断ア甲４発明甲４には，次の発明（甲４発明）が記載されている（審決が，本件発明１の構成に相当するとした部分を下線と括弧書により明示した部分がある。）。 「 ｎ型ＧａＮ基板（ｎ型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導体層）を用いた窒化物半導体レーザ素子の製造方法であって，ＭＯＣＶＤ法で種基板上に低温バッファ層を５５０℃で積層し，次に，１０５０℃の成長温度でＳｉをドーピングしながら１μｍからなるｎ型ＧａＮ膜を作製し，ｎ型ＧａＮ膜を作製後，ＭＯＣＶＤ装置から前記ウエハーを取りだし，スパッター法，ＣＶＤ法もしくはＥＢ蒸着法を用いて誘電体膜を１００ｎｍ形成し，リソグラフィー技術で前記誘電体膜を周期的なストライプ状パターンに加工し，続いて，前記ストライプ形状に加工した誘電体膜の付いたウエハーをＨＶＰＥ装置中にセットし，成長温度１１００℃，Ｓｉ濃度３×１０18／ｃｍ3，塩素濃度１×１０17／ｃｍ3 をドーピングしながら，３５０μｍの塩素ドーピングされたｎ型ＧａＮ厚膜を積層し，ｎ型ＧａＮ厚膜を形成後，ウエハーをＨＶＰＥ装置から取り出し，研磨機で前記種基板を剥ぎ取り，ｎ型ＧａＮ基板（ｎ型の窒化物系半導体層および窒化物 ３５０μｍの塩素ドーピングされたｎ型ＧａＮ厚膜を積層し，ｎ型ＧａＮ厚膜を形成後，ウエハーをＨＶＰＥ装置から取り出し，研磨機で前記種基板を剥ぎ取り，ｎ型ＧａＮ基板（ｎ型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導体層）を作製し，ＭＯＣＶＤ装置に，前記ｎ型ＧａＮ基板（ｎ型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導体層）をセットし，１０５０℃の成長温度でｎ型ＧａＮバッファ層を１μｍ形成し，次に，１μm の厚さのｎ型Ａｌ０.１Ｇａ０.９Ｎクラッド層を成長させ，さらに，厚さ０.１μm のｎ型ＧａＮ光ガイド層を成長させ，ｎ型ＧａＮ光ガイド層成長後，基板の温 - 20 -度を７００℃～８００℃程度に下げ，複数の，厚さ４ｎｍのＩｎ０.１５Ｇａ０.８５Ｎ井戸層と厚さ１０ｎｍのＩｎ０.０２Ｇａ０.９８Ｎ障壁層より構成される活性層を成長させ，次に，基板温度を再び１０５０℃まで昇温して，２０ｎｍの厚みのｐ型Ａｌ０.２Ｇａ０.８Ｎよりなるキャリアブロック層を成長させ，その後，Ｍｇをドーピングしながら０．１μm の厚さのｐ型ＧａＮ光ガイド層を成長させ，更に，Ｍｇをドーピングしながら０．５μm の厚さのｐ型Ａｌ０.１Ｇａ０.９Ｎよりなるクラッド層を成長させ，最後に，Ｍｇをドーピングしながら０.１μm の厚みのｐ型ＧａＮよりなるコンタクト層を成長させることにより（活性層を含む窒化物半導体層からなる第２半導体層）窒化物半導体レーザ素子を形成し，前記窒化物半導体レーザ素子を形成したウエハーのＧａＮ基板側（第１半導体層の裏面）を研磨機により研磨（研磨）して，塩素ドーピングされたＧａＮ基板の厚さを１００μｍにし（厚み加工），鏡面出しをし，次に，前記研磨によって生じた表面歪み及び酸化膜を除去してｐ型，ｎ型電 導体層の裏面）を研磨機により研磨（研磨）して，塩素ドーピングされたＧａＮ基板の厚さを１００μｍにし（厚み加工），鏡面出しをし，次に，前記研磨によって生じた表面歪み及び酸化膜を除去してｐ型，ｎ型電極（ｎ側電極）のコンタクト抵抗の低減と電極剥離を防止するために，フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で前記ウエハーをエッチング処理し，ウエハーを裏返しにして，ＧａＮ基板側に，Ｔｉ（１５ｎｍ）／Ａｌ（１５０ｎｍ）によるｎ型電極（ｎ側電極）をリソグラフィー技術でパターン形成し，次に，結晶成長側の面に粘着シートを貼付し，スクライバーのテーブル上にＧａＮ基板側を上にして張り付け，真空チャックで固定し，その後，スクライバーのダイヤモンド針で第Ａ１の割り溝の線幅のほぼ中央が一致するように，深さ５μｍ，線幅５μｍ，ピッチ３００μｍの条件で，＜ 1-1 0 0＞方向に一回スクライブし，第Ｂ１の割り溝を形成し，続いて，第Ｂ１の割り溝と垂直方向（＜ 1 1-2 0＞方向）に深さ５μｍ，線幅５μｍ，ピッチ５１０μｍの条件で一回スクライブし，第Ｂ２の割り溝を形成し，スクライブ後，真空チャックを解放し，ウエハーをテーブルから外し取り，ブレーキング装置で軽くＧａＮ基板側から第Ｂ２の割り溝に沿ってチップ分割し，エッチングによるレーザ素子のミラー端面を得る，窒化物半導体レーザ素子の製造方法（窒化物系半導体素子の製造方法）。」イ本件発明１と甲４発明との一致点「 ｎ型の窒化物系半導体層および窒化物系半導体基板のいずれかからなる第１半導 - 21 -体層の上面上に，活性層を含む窒化物半導体層からなる第２半導体層を形成する第１工程と，前記第１半導体層の裏面を研磨することにより厚み加工する第２工程と，前記第１工程及び前記第２ 体層の上面上に，活性層を含む窒化物半導体層からなる第２半導体層を形成する第１工程と，前記第１半導体層の裏面を研磨することにより厚み加工する第２工程と，前記第１工程及び前記第２工程の後，前記第１半導体層の裏面近傍の領域を除去する第３工程と，その後，前記第１半導体層の裏面近傍の領域が除去された第１半導体層の裏面上に，ｎ側電極を形成する第４工程とを備えた窒化物系半導体素子の製造方法。」ウ本件発明１と甲４との相違点(ｱ) 相違点９「 前記『第３工程』において，『除去』した『裏面近傍の領域』，及び，該『裏面近傍の領域』を『除去』した『第１半導体層の裏面の転位密度』が，本件発明１では，『領域』が研磨により発生した転位を含み，『転位密度」が１×１０9ｃｍ-2 以下とされるのに対し，甲４発明では，『領域』が研磨により発生した転位を含むかどうかも，『転位密度』が１×１０9ｃｍ-2 以下であるかどうかも明らかでない点。」(ｲ) 相違点１０「 前記『第１半導体層とｎ側電極とのコンタクト抵抗』」が，本件発明１では，０.０５Ωｃｍ2以下とされるのに対し，甲４発明では，０.０５Ωｃｍ2 以下であるかどうかが明らかでない点。」エ相違点の判断(ｱ) 相違点９についてＧａＮ系材料に電極を形成する際，当該ＧａＮ系材料の電極形成面の近傍の領域に存在する転位をあらかじめ除去すること又は前記転位があらかじめ除去されるべきであることを記載や示唆する刊行物はない。 甲４発明における第１半導体層の裏面の近傍の除去（エッチング処理）は，研磨によって生じた表面歪み及び酸化膜を除去し，ｐ型，ｎ型電極のコンタクト抵抗の低減と電極剥離を防止するために行うものであるから（【０２０２】），甲４発明に 層の裏面の近傍の除去（エッチング処理）は，研磨によって生じた表面歪み及び酸化膜を除去し，ｐ型，ｎ型電極のコンタクト抵抗の低減と電極剥離を防止するために行うものであるから（【０２０２】），甲４発明に接 - 22 -した当業者は，電極形成面において研磨により発生した転位は，わざわざこれを除去する必要があるほど電極形成面での電気的特性を悪化させるものではなく，表面歪み及び酸化膜を除去すれば十分であると理解する。 したがって，甲４発明において，当業者が第３工程において，研磨により発生した転位を含む第１半導体層の裏面近傍の領域を除去しようとする動機付けはない。 以上から，相違点９に係る本件発明１の構成とすることは，当業者が容易に想到し得たことではない。 (ｲ) 小括上記(ｱ)から，相違点１０の容易想到性について検討するまでもなく，本件発明１は，当業者が甲４発明に基づいて容易に発明をすることができたものではない。 オまとめ本件発明１が容易に発明できない以上，本件発明１の発明特定事項をすべて含み，更に他の発明特定事項を付加した本件発明２～本件発明１０も，当業者が甲４発明に基づいて容易に発明をすることができたものではない。 (9) 結論原告の主張及び証拠方法によっては，本件発明１～本件発明１０に係る特許を無効とすることはできない。 第３ 原告主張の審決取消事由 １ 取消事由１（無効理由０についての認定判断の誤り）(1) 周知技術の認定の誤り（その１）審決は，本件発明の「研磨により発生した転位」は，少なくともその相当部分が加工変質層に含まれることが当業者に周知されていた旨を認定する。 しかしながら，機械研磨による転位は，「少なくともその相当部分」のみならず，そのすべてが加工変質層 位」は，少なくともその相当部分が加工変質層に含まれることが当業者に周知されていた旨を認定する。 しかしながら，機械研磨による転位は，「少なくともその相当部分」のみならず，そのすべてが加工変質層に含まれていることは，本件優先日当時，当業者に周知されていた。 - 23 -すなわち，「加工変質層」とは機械研磨等によって結晶状態が変質した層のことであるところ，本件発明にいう「転位」は機械研磨によって発生した結晶状態が変質した層なのであるから，本件発明にいう「転位」がある部分は「加工変質層」である。また，①甲２２（【０００８】），②甲５７（７３頁），③甲７（１５頁），④甲８（９５頁，１０６頁表１.６），⑤甲２５（８７頁，８８頁Ｆｉｇ.２）及び⑥甲２７（Ｌ１４Ｆｉｇ．３．）には，機械研磨により発生した転位がすべて加工変質層に含まれていることが記載されている。 甲７：松永正久，「加工変質層と表面物性」，日本機械学会誌，昭和４７年１月，第７５巻，第６３６号，１５頁～２３頁甲８：佐々木恒孝外３名編集，「表面工学講座１ 表面の構造」，朝倉書店，昭和４６年７月３０日，６８頁～１１７頁甲２２：特開平１０－２０６６１２号公報甲２５：有田潔外５名，「プラズマによるウエハ加工変質層の除去技術」，８ｔｈＳｙｍｐｏｓｉｕｍｏｎ “ＭｉｃｒｏｊｏｉｎｉｎｇａｎｄＡｓｓｅｍｂｌｙＴｅｃｈｎｏｌｏｇｙｉｎＥｌｅｃｔｒｏｎｉｃｓ”，Ｊａｎｕａｒｙ ３１－Ｆｅｂｒｕａｒｙ １，２００２，８７頁～９２頁甲２７：ＫｙｏｙｅｏｌＬｅｅ外１名，“ＰｒｏｐｅｒｔｉｅｓｏｆＦｒｅｅｓｔａｎｄｉｎｇＧａＮＳｕｂｓｔｒａｔｅｓＧｒｏｗｎｂｙＨｙｄｒｉｄｅＶａｐｏｒＰｈａｓｅＥｐｉｔａｘｙ（ハイドライド気相成長法により成長 名，“ＰｒｏｐｅｒｔｉｅｓｏｆＦｒｅｅｓｔａｎｄｉｎｇＧａＮＳｕｂｓｔｒａｔｅｓＧｒｏｗｎｂｙＨｙｄｒｉｄｅＶａｐｏｒＰｈａｓｅＥｐｉｔａｘｙ（ハイドライド気相成長法により成長した自立GａN 基板の特性）”， ＪａｐａｎｅｓｅＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ， １５ Ｊａｎｕａｒｙ ２００１，Ｖｏｌ．４０，Ｐａｒｔ ２，Ｎｏ．１Ａ／Ｂ，ｐｐ．Ｌ１３－Ｌ１５甲５７：阿部孝夫著，「アドバンストエレクトロニクスシリーズＩ－５ シリコン結晶成長とウェーハ加工」，株式会社培風館，１９９４年５月２０日，６２頁～９３頁 (2) 周知技術の認定の誤り（その２）審決は，加工変質層はエッチング等により相当程度除去できることが周知技術である旨を認定する。 - 24 -しかしながら，機械研磨で発生した加工変質層をエッチング等ですべて除去しなければならず，かつ，「相当程度」ではなくすべて除去できることは，本件優先日当時に周知されていた。 このことは，甲２，甲１６，甲２６，甲７（２２頁右欄），甲８（１０９頁，１１０頁，７０頁），甲２４（１１１頁，図３.１０），甲２５（８７頁，８８頁Ｆｉｇ.２），甲２７（Ｌ１４Ｆｉｇ．３．），甲３７及び甲６６に記載されている。 甲１６：国際公開第９８／４５５１１号甲２４：志村史夫著，「半導体シリコン結晶工学」，丸善株式会社，平成５年９月３０日，１１１頁～１１４頁甲２６：特開２０００－２５２２１７号公報甲３７：ＫｅｎｓａｋｕＭｏｔｏｋｉ外１５名，“ＰｒｅｐａｒａｔｉｏｎｏｆＬａｒｇｅＦｒｅｅｓｔａｎｄｉｎｇＧａＮＳｕｂｓｔｒａｔｅｓｂｙＨｙｄｒｉｄｅＶａｐｏｒＰｈａｓｅＥｐｉｔａｘｙＵｓｉｎｇＧａＡｓａｓａＳ “ＰｒｅｐａｒａｔｉｏｎｏｆＬａｒｇｅＦｒｅｅｓｔａｎｄｉｎｇＧａＮＳｕｂｓｔｒａｔｅｓｂｙＨｙｄｒｉｄｅＶａｐｏｒＰｈａｓｅＥｐｉｔａｘｙＵｓｉｎｇＧａＡｓａｓａＳｔａｒｔｉｎｇＳｕｂｓｔｒａｔｅ（出発基板としてＧａＡｓを用いたハイドライド気相成長法による大型自立ＧａＮ基板の準備）”，ＪａｐａｎｅｓｅＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，１５ Ｆｅｂｒｕａｔｙ ２００１，Ｖｏｌ．４０，Ｐａｒｔ ２，Ｎｏ．２Ｂ，ｐｐ．Ｌ１４０－Ｌ１４３甲６６：特開昭６３－１２２１７９号公報 (3) 周知技術の認定の誤り（その３）審決は，①本件発明１の第１工程に相当する工程と，②本件発明１の第２工程に相当する工程と，③その後，半導体層又は半導体基板の裏面上にｎ側電極を形成する工程とを備えた窒化物系半導体素子の製造方法は，周知技術ではない旨を認定する。 しかしながら，甲９には，本件発明１の第１工程に相当する工程（【００４０】），本件発明１の第２工程に相当する工程（【００３９】），その後，半導体層又は半導体基板の裏面上にｎ側電極を形成する工程（【００４１】），以上が，窒化物半導体素子 - 25 -の製造方法であること（【００４２】）が記載されている。以上の工程・製造方法は，本件明細書においても従来技術として記載されているものである（【０００６】【０００７】）。さらに，少なくとも，甲３（【請求項５６】【０１８７】【０１８９】【０２１２】～【０２１６】），甲３１（【請求項６】【００１６】【００２０】【００２１】【００２３】～【００２７】）及び甲３８（【００４３】【００４９】～【００５１】）を以上の工程・製造方法を記載するものとして挙げることができる。 甲９：特開２００１－１４８３５ 】【００２１】【００２３】～【００２７】）及び甲３８（【００４３】【００４９】～【００５１】）を以上の工程・製造方法を記載するものとして挙げることができる。 甲９：特開２００１－１４８３５７号公報甲３１：特開平１１－３４０５１０号公報甲３８：特開２００１－１９２３００号公報 (4) 小括以上によれば，無効理由０に係る審決の認定判断には，誤りがある。 ２ 取消事由２（無効理由５についての認定判断の誤り）(1) 相違点９の認定の誤り甲４発明の認定については争わない。 審決は，甲４発明の除去された裏面近傍の領域に，研磨により発生した転位を含むかどうか明らかではない点を相違点９の中に含める認定をした。 しかしながら，甲４発明の除去された裏面近傍の領域には，研磨により発生した転移を含む。なぜなら，甲４のエッチング処理は，機械研磨後に行われているところ（【００４０】），機械研磨によって転位が生じるのであるから（審決自身がその旨の認定をしている。），甲４の鏡面出し後のエッチングで除去している領域に，機械研磨による転位が含まれているのは明らかである。そして，鏡面出しがされた後の基板には，転位を含む原子レベルの結晶欠陥しか残っていないことは，被告自身が認めていることである（甲６８〔２７頁，３１頁〕）。 - 26 -以上のとおり，審決の相違点９の認定には，誤りがある。 (2) 相違点９の判断の誤りア実質的な相違点であるか否か「歪み層」は，加工変質層の最も深い部分に存在し（甲２４の図３.１０），歪み層より深い部分は完全結晶層であり，元の基板の状態である。完全結晶層の転位密度は，１×１０6ｃｍ-2 以下程度である（甲３７～３９）。甲４発明では，エッチングにより「表面歪み」を 図３.１０），歪み層より深い部分は完全結晶層であり，元の基板の状態である。完全結晶層の転位密度は，１×１０6ｃｍ-2 以下程度である（甲３７～３９）。甲４発明では，エッチングにより「表面歪み」を除去しているところ，「表面歪み」は「歪み層」と同義であるから，「表面歪み」を除去しているということは，加工変質層をすべて除去することを意味する。 本件発明の「研磨により発生した転位」はすべて加工変質層に含まれるから，加工変質層をすべて除去すれば，本件発明の「研磨により発生した転位」もすべて除去され，基板の転位密度は元の基板の転位密度に戻ることになる。 したがって，相違点９は，実質的な相違点ではない。 イ転位の除去に関する記載審決は，ＧａＮ系材料に電極を形成する際，当該ＧａＮ系材料の電極形成面の近傍の領域に存在する転位をあらかじめ除去すること又は前記転位があらかじめ除去されるべきであることを記載や示唆する文献はないと認定する。 しかしながら，電気的特性に悪影響を及ぼす加工変質層をすべて除去すべきであることは周知技術であるところ（審決もその旨の認定をする。），この周知技術は，半導体の組成や場所にかかわらない加工変質層全般に関するものであるから，ＧａＮ系材料に電極形成する際に適用ができなくなるものではない。結局，ＧａＮ系材料に電極を形成する際に電極形成面の加工変質層を除去することは，加工変質層をすべて除去するという周知技術の一態様にすぎない。 なお，甲２には，機械研磨とエッチングを行って転位密度を１０7ｃｍ-2 より低い値とした面を用意し電極を形成したとの記載があるから，機械研磨により転位が発生し，エッチングによってその転位が除去され，その面に電極が形成されているとい - 27 -うことは，甲２に記載されているに等しい 用意し電極を形成したとの記載があるから，機械研磨により転位が発生し，エッチングによってその転位が除去され，その面に電極が形成されているとい - 27 -うことは，甲２に記載されているに等しい事項である。 したがって，審決の上記認定には，誤りがある。 ウ当業者の甲４発明に対する理解審決は，甲４発明に接した当業者は，電極形成面において研磨により発生した転位は，わざわざこれを除去する必要があるほど電極形成面での電気的特性を悪化させるものではないので，表面歪み及び酸化膜を除去すれば十分であると理解すると認定する。 しかしながら， 上記(1)のとおり，甲４発明でエッチングを行っている領域は，転位を含む原子レベルの結晶欠陥しか残っていない領域であるから，このエッチングにより転位が除去されているのであって，甲４発明がこの領域の転位を除去しようとしていないものではない。 エ容易想到性甲４発明は，コンタクト抵抗の低減を目的としてエッチングを行っているところ，加工変質層が電気的特性（コンタクト抵抗が含まれる。）に悪影響を与えること及び加工変質層をすべて除去すべきことが周知であった以上，甲４発明において，コンタクト抵抗を低減させるため，当該周知技術を踏まえて加工変質層をすべて除去するとすることは，当業者が極めて容易になし得た。 仮にそうでないとしても，甲４は，「表面歪み」 がコンタクト抵抗増大という問題を生じさせることを認識し，その上で「表面歪み」を除去しているのであるから（【０２０２】），「表面歪み」を確実に除去し得るだけの十分な量のエッチング（コンタクト抵抗が十分に低減するだけのエッチング）を行うことは容易である。 オ小括以上のとおりであるから，審決の相違点９に対する判断には，誤りがある。 けの十分な量のエッチング（コンタクト抵抗が十分に低減するだけのエッチング）を行うことは容易である。 オ小括以上のとおりであるから，審決の相違点９に対する判断には，誤りがある。 ２－２ 相違点１０について(1) 設計的事項 - 28 -本件発明は，コンタクト抵抗値を実現する方法を限定するものではないから，そのコンタクト抵抗値は，本件発明が規定する転位密度を充足すればよく，これは，キャリア濃度や電極材料の選択等の適宜の設計によって達成すれば足りる。 (2) 容易想到性コンタクト抵抗が，キャリア濃度の調整や電極材料の選択等によって低減させ得ることは周知技術である。甲９にコンタクト抵抗が１×１０-5 Ω・ｃｍ2 以下という低いコンタクト抵抗値を有する発明が開示されているとおり，本件優先日当時において，０.０５Ωｃｍ2 以下というコンタクト抵抗値が既に得られていたから（甲５，６，３１，４３），０.０５Ωｃｍ2 以下というコンタクト抵抗を得ることは容易である。 (3) 小括以上からすると，相違点１０に係る構成は，当業者において容易に想到し得る。 ３ 取消事由３（無効理由１についての認定判断の誤り―その１）(1) 甲２発明の認定の誤り審決は，前記第２，３(4)アのとおりに甲２発明を認定したが，甲２には，Ｇａ面にｎ電極を形成した発明（甲２第一発明）とＮ面にｎ電極を形成した発明（甲２第二発明）の２つの発明が記載されている。 甲２第一発明は，次のとおりである。 【ａ】平滑なエピレディ表面を得るためｎ型ＧａＮ基板におけるＧａ面とＮ面の両方を機械研磨とドライエッチ処理してＧａ面およびＮ面ともに代表的な転位密度を１０7ｃｍ−2 よりも低くする工程と，【ｂ】その後，ｎ型ＧａＮ基板の 面を得るためｎ型ＧａＮ基板におけるＧａ面とＮ面の両方を機械研磨とドライエッチ処理してＧａ面およびＮ面ともに代表的な転位密度を１０7ｃｍ−2 よりも低くする工程と，【ｂ】その後，ｎ型ＧａＮ基板のＧａ面とＮ面にＴｉ／Ａｌ電極を形成する工程と，を備え，【ｃ】Ｇａ面上に形成されたＴｉ／Ａｌ電極の接触抵抗値を２×１０−5Ωｃｍ2 とする，【ｄ】ｎ型ＧａＮからなるショットキーダイオードの製造方法。 (2) 相違点の認定の誤り審決は，前記第２，３(4)ウのとおりに相違点１・２を認定したが，甲２からは， - 29 -甲２第一発明のショットキーダイオードの接触抵抗値（コンタクト抵抗）が，２×１０−5Ωｃｍ2 であることが読み取れるから（訳文３頁５～７行目，１６～１７行目），相違点２は一致点である。 本件発明１と甲２第一発明との間に相違点１があることは認める。 (3) 相違点１の判断の誤りア電極の除去及び第２半導体層の形成審決は，甲２発明において，当業者がＧａ面上に形成したＴｉ／Ａｌ電極を除去し，Ｔｉ／Ａｌ電極が除去されたＧａ面上に改めて第２半導体層を形成する動機付けはないと判断する。 しかしながら，甲２が基板の両面にＴｉ／Ａｌ電極を形成したＧａＮ試料を作製しているからといって，甲２に接した当業者には，そのようなＧａＮ試料しか読み取れないものではない。当業者は，甲２から，レーザダイオードや発光ダイオードの作製においても用いることのできる，ＧａＮ基板の電極形成面をエッチングして電極を形成する技術を認識する。 したがって，動機付けがある。 イ第３工程の必要性審決は，研究目的の甲２発明における機械研磨とドライエッチ処理を，光電子デバイスの製造過程においても用いる動機付けはないと判断する。 し がって，動機付けがある。 イ第３工程の必要性審決は，研究目的の甲２発明における機械研磨とドライエッチ処理を，光電子デバイスの製造過程においても用いる動機付けはないと判断する。 しかしながら，相違点１は，第１工程に係るものであるから，第３工程に係る機械研磨とドライエッチ処理を用いる動機付けの有無は，第１工程が容易想到か否かということとは無関係である。まして，第３工程は，本件発明１と甲２発明との一致点と審決が認定するところである。 したがって，動機付けがある。 ウ小括以上のとおり，審決の相違点１の判断には，誤りがある。 - 30 - ４ 取消事由４（無効理由１についての認定判断の誤り―その２）(1) 甲２発明の認定の誤り甲２第二発明は，次のとおりである。 【ａ】平滑なエピレディ表面を得るためｎ型ＧａＮ基板におけるＧａ面とＮ面の両方を機械研磨とドライエッチ処理してＧａ面およびＮ面ともに代表的な転位密度を１０7ｃｍ−2 よりも低くする工程と，【ｂ】その後，ｎ型ＧａＮ基板のＧａ面とＮ面にＴｉ／Ａｌ電極を形成する工程と，を備え，【ｃ】ＧａＮ／ＡｌＮヘテロ構造における逆向きのピエゾ電界により，ｎ型ＧａＮ基板のＮ面上の電極は，非線形の電流−電圧曲線を示し，１ｅＶを超える高いショットキー障壁が測定された，【ｄ】ｎ型ＧａＮからなるショットキーダイオードの製造方法。 (2) 相違点１の判断の誤り本件発明１と甲２第二発明との間に相違点１・２があることは認めるが，上記３(3)のとおり，審決の相違点１の判断には，誤りがある。 ５ 取消事由５（無効理由３の１についての認定判断の誤り）(1) 相違点３・４の判断の誤りア転位の除去に関する記載審決は，ＧａＮ系材料 相違点１の判断には，誤りがある。 ５ 取消事由５（無効理由３の１についての認定判断の誤り）(1) 相違点３・４の判断の誤りア転位の除去に関する記載審決は，ＧａＮ系材料の電極形成面の近傍の領域に存在する転位をあらかじめ除去すること又は前記転位があらかじめ除去されるべきであることを記載や示唆する刊行物はないと認定するが，その認定が誤りであることは，前記２(2)イのとおりである。 イ当業者の甲３第一発明に対する理解審決は，甲３第一発明において，当業者が，第１工程及び第２工程の後，研磨により発生した転位を含む第１半導体層の裏面近傍の領域を除去しようとする動機付 - 31 -けはないと判断する。 しかしながら，甲３第一発明は，転位が少ないＧａＮ基板等を作製し半導体レーザ等を得ることを目的とする発明であるから（【請求項３５】～【請求項３９】【請求項４０】【請求項５８】【００１７】【０２２７】，【０２２９】），電極形成面の転位を除去する動機付けが存在し，また，甲３の「研磨」の意味も，転位の除去を含む方法であると当然に理解する（【請求項３６】【０１３６】【０１９５】）。 仮に，甲３第一発明では転位を除去していないとしても，転位が電気的特性の悪化を招くことが周知であった以上，甲３第一発明において，当業者は，電気的特性をより向上させるために転位を除去することが動機付けられる。 また，仮に，甲３第一発明に接した当業者が電極形成面の転位を除去する必要がないと理解したとしても，甲３第一発明を実施すれば電気的特性が悪化していることが判明するから，やはり，当業者は，電気的特性をより向上させるために転位を除去することが動機付けられる。 (2) 小括以上のとおり，審決の相違点３・４の判断には，誤りがあ 悪化していることが判明するから，やはり，当業者は，電気的特性をより向上させるために転位を除去することが動機付けられる。 (2) 小括以上のとおり，審決の相違点３・４の判断には，誤りがある。 ６ 取消事由６（無効理由３の２についての認定判断の誤り）(1) 相違点６・７の判断の誤り上記５(1)と同旨。 (2) 小括以上のとおり，審決の相違点６・７の判断には，誤りがある。 ７ 取消事由７（無効理由４についての認定判断の誤り）(1) 相違点３・４・６・７の判断の誤り甲３第一発明及び甲３第二発明における「研磨」は，いずれも，転位を除去する工程を含むものである。 - 32 -確かに，甲３には，「研磨」を「常法」によるとしか記載されていない（【０１８３】）。当時の研磨の常法とは，例えば，機械研磨であれば，甲３７に示されるような方法と考えられるが，それでも，転位密度は５×１０5ｃｍ-2 である（訳文８頁）。また，当時のＧａＮ結晶の研磨技術として，例えば，ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）も挙げられるが，本件優先日当時，転位が発生しない条件が既に知られていた（甲１６，３１，４２）。 そうすると，いずれにせよ，「常法」に従い転位密度を５×１０5ｃｍ-2 とできるのであるから，相違点３・４・６・７は，実質的には相違点ではない。 仮に，実質的な相違点であるとしても，甲３の「常法」による研磨としての甲３７の方法又は転位を発生させないＣＭＰを適用することは，当業者において容易になし得た。 (2) 小括以上のとおり，審決の相違点３・４・６・７の判断には，誤りがある。 第４ 被告の反論 １ 取消事由１（無効理由０についての認定判断の誤り）に対 おいて容易になし得た。 (2) 小括以上のとおり，審決の相違点３・４・６・７の判断には，誤りがある。 第４ 被告の反論 １ 取消事由１（無効理由０についての認定判断の誤り）に対して(1) 周知技術の認定の誤り（その１）に対して「加工変質層」という言葉を，機械加工によって結晶の構造に何らかの変化が生じた層と定義すれば，機械研磨によって生じた転位を含む層は，「加工変質層」の定義に含まれる。しかしながら，これは単なる言葉遣いの問題にしかすぎない。審決は，表現の慎重を期して「少なくとも」としているだけであり，その技術常識の認定に誤りがあるわけではない。 (2) 周知技術の認定の誤り（その２）に対して一般に，ＧａＮ系半導体材料や金属を機械研磨すると加工変質層が形成され，転位が発生することが技術常識であるこことは認める。 しかしながら，発生した転位が特定の技術課題の原因になるかどうかは，全く別 - 33 -問題である。ＧａＮ基板の機械研磨された電極形成面においてコンタクト抵抗が増大する原因が転位であるということは，本件発明によって初めて認識された技術課題である。したがって，加工変質層の除去という解決手段に共通するところがあっても，加工変質層を除去すべき技術課題が異なる文献を示すだけでは，本件発明の技術課題や解決手段が先行文献に顕れているとはいえない。 (3) 周知技術の認定の誤り（その３）に対して無効理由０は，特定の引用例を含まないという趣旨でされた無効理由であるから，甲９を実質的な主引用例として用いるのは，主張として失当である。 (4) 小括以上によれば，無効理由０に係る審決の認定判断には，誤りはない。 ２ 取消事由２（無効理由５についての認定判断の誤り）に対して 用いるのは，主張として失当である。 (4) 小括以上によれば，無効理由０に係る審決の認定判断には，誤りはない。 ２ 取消事由２（無効理由５についての認定判断の誤り）に対して(1) 相違点９の認定の誤りに対して相違点の認定は，引用発明に本件発明の技術思想が記載されているかどうかを対比するのであって，技術常識であっても，引用文献にそのことを意識した記載がなければ，相違点を構成する。 甲４には，「このエッチング処理は，研磨によって生じた表面歪み及び酸化膜を除去し」と記載されているだけであり（【００４０】），研磨により転位が生じることも，エッチング処理により研磨で生じた転位を除去することも全く記載されていない。 転位がコンタクト抵抗の増大という技術課題の原因となることの認識がなければ，転位をその課題の下に除去する理由が出てこない。 したがって，機械研磨によって転位が生じることが技術常識であっても，甲４発明が，機械研磨で生じる転位を除去することを目的とする発明になるわけではない。 以上のとおり，審決の相違点９の認定には，誤りはない。 (2) 相違点９の判断の誤りに対してア実質的な相違点であるか否か - 34 -原告の引用する甲２４の記載がそのままＧａＮ半導体に関する甲４発明に当てはまるとする理由はない。また，甲４の「表面歪み」は研磨表面における歪みであるのに対し，甲２４の「歪み層」は，加工（研磨）面から最も離れた深い位置の加工変質層であり，両者は異なる。甲４発明は，「表面歪み」を認識するものではあるが，それ以外の加工変質層の存在までをも認識しているものではない。 したがって，相違点９は，実質的な相違点である。 イ転位の除去に関する記載原告は，除去する必要性が認識されて はあるが，それ以外の加工変質層の存在までをも認識しているものではない。 したがって，相違点９は，実質的な相違点である。 イ転位の除去に関する記載原告は，除去する必要性が認識されていなくても，加工変質層はすべて除去するのが周知技術であると主張するが，そのような周知技術の存在は証明されていない。 文献に加工変質層の除去の記載があるときは，当該加工変質層の除去の必要性が認識されているのである。必要がないのにコストをかけて除去工程を行うことを記載する文献は存在しない。 また，甲２において，機械研磨とエッチングを行って転位密度を１０7ｃｍ-2 より低い値としたのは，Ｇａ面とＮ面において，その結晶極性以外の表面の条件を同一にするためである。甲２には，転位がコンタクト抵抗増大の原因であることの記載も，転位を除去すればコンタクト抵抗を下げることができるとの記載もない。 したがって，審決の認定には，誤りはない。 ウ当業者の甲４発明に対する理解甲４発明は，表面歪みや酸化膜がコンタクト抵抗を増大させるとの認識の下に，これらを除去するものであって，転位がコンタクト抵抗を増大させると認識の下に転位を除去しようとするものではない。 ＧａＮ基板の電極形成面において，鏡面仕上げをしてもなお存在する１×１０9ｃｍ-2を超える程度の転位がコンタクト抵抗増大の原因となることは，容易に分かることではない。 エ容易想到性加工によって完全結晶から少しでも変化した加工変質層は，除去の必要性が認識 - 35 -されていなくても完全に除去するのが技術常識などとはいえないのであり，甲４発明とこの技術常識とを組み合わせるような無効理由は成立しない。 オ小括以上のとおりであるから，審決の相違点９に対する判断には，誤りは 除去するのが技術常識などとはいえないのであり，甲４発明とこの技術常識とを組み合わせるような無効理由は成立しない。 オ小括以上のとおりであるから，審決の相違点９に対する判断には，誤りはない。 ２－２ 相違点１０について原子レベルの結晶欠陥である転位がコンタクト抵抗を増大させる原因となることを解明して，これに基づき本件発明１の第３工程を含むよう構成しなければ，ＧａＮ基板裏面を機械研磨して作製された半導体素子において，更に裏面近傍の領域を除去して転位密度を１×１０9ｃｍ-2 以下にすることも，また，コンタクト抵抗を０.０５Ωｃｍ2 以下にするよう構成することもできない。この０.０５Ωｃｍ2 以下というコンタクト抵抗値が，ＧａＮ系青色レーザ素子としてベストモードではない数値であっても，本件発明１の第３工程を含まない製造方法では実現できない数値であることに変わりはない。 ３ 取消事由３（無効理由１についての認定判断の誤り―その１）に対して(1) 甲２発明の認定の誤りに対して原告の意図に従うとしても，甲２第一発明（Ｇａ面にｎ電極）は，次のとおりに認定すべきである。 【ａ】ｎ型ＧａＮ半導体基板のＮ面上にＴｉ／Ａｌ電極を形成する第１工程と，【ｂ】平滑なエピレディ表面を得る目的で，Ｇａ面を機械研磨する第２工程と，【ｃ】その後，平滑なエピレディ表面を得る目的でＧａ面近傍の領域をエッチングして，Ｇａ面の転位密度を１０7ｃｍ-2 よりも低くする第３工程と，【ｄ】ｎ型ＧａＮ基板のＧａ面上にＴｉ／Ａｌ電極を形成する第４工程を備え，【ｅ】Ｇａ面とＴｉ／Ａｌ電極の接触抵抗値を２×１０-5Ωｃｍ2 とする，【ｆ】ｎ型ＧａＮからなるショットキーダイオードの製造方法。 - 36 -(2) 相違点の認定の誤 程を備え，【ｅ】Ｇａ面とＴｉ／Ａｌ電極の接触抵抗値を２×１０-5Ωｃｍ2 とする，【ｆ】ｎ型ＧａＮからなるショットキーダイオードの製造方法。 - 36 -(2) 相違点の認定の誤りに対して明らかに争わない。 (3) 相違点１の判断の誤りに対してア電極の除去及び第２半導体層の形成甲２は，ＧａＮ基板のＧａ面とＮ面の各々の上に電極を形成して，各面の結晶極性が電極の電気特性に与える影響を調べることを目的とした研究論文である。甲２に活性層を有する半導体素子の製造方法の記載は全く存在せず，本来，主引用例として用いるべきものではない。このようなものを主引用例とすれば，甲２第一発明から本件発明１とするために，いったん形成した電極を除去せざるを得ないようなことが生じるのである。 したがって，動機付けはない。 イ第３工程の必要性甲２第一発明は，実験サンプルの結晶極性以外の表面条件を一定にするため，機械研磨とエッチングにより平滑なエピレディ表面を形成したものであり，１０7ｃｍ-2より低い転位密度というのは，そのことを確認したとの意味しか有しない。これに対し，本件発明１のＧａＮ系半導体素子の製造工程において，このような実験条件のコントロールのための工程を行う理由は存在しない。したがって，甲２第一発明と本件発明１において，形式的には第３工程は一致しているが，その技術的意義は異なる。審決はそのような甲２第一発明と本件発明１とが基本的に異なることをいったものと解される。 したがって，動機付けはない。 ウ小括以上のとおり，審決の相違点１の判断には，誤りはない。 ４ 取消事由４（無効理由１についての認定判断の誤り―その２）に対して(1) 甲２発明の認定の誤りに対して - ウ小括以上のとおり，審決の相違点１の判断には，誤りはない。 ４ 取消事由４（無効理由１についての認定判断の誤り―その２）に対して(1) 甲２発明の認定の誤りに対して - 37 -原告の意図に従うとしても，甲２第二発明（Ｎ面にｎ電極）は，次のとおりに認定すべきである。 【ａ】ｎ型ＧａＮ半導体基板のＧａ面上にＴｉ／Ａｌ電極を形成する第１工程と，【ｂ】平滑なエピレディ表面を得る目的で，Ｎ面を機械研磨する第２工程と，【ｃ】その後，平滑なエピレディ表面を得る目的でＮ面近傍の領域をエッチングして，Ｎ面の転位密度を１０7ｃｍ-2 よりも低くする第３工程と，【ｄ】ｎ型ＧａＮ基板のＮ面上にＴｉ／Ａｌ電極を形成する第４工程を備え，【ｅ】Ｎ面上のＴｉ／Ａｌ電極は１ｅＶを超える高いショットキー障壁が測定される，【ｆ】ｎ型ＧａＮからなるショットキーダイオードの製造方法。 (2) 相違点１の判断の誤りに対して上記３(3)のとおりであり，審決の相違点１の判断には，誤りはない。 ５ 取消事由５（無効理由３の１についての認定判断の誤り）に対して(1) 相違点３・４の判断の誤りに対してア転位の除去に関する記載前記２(2)イのとおり，審決の認定には誤りはない。 イ当業者の甲３第一発明に対する理解甲３の「転位」（【００１７】【０１９５】）は，ＧａＮ結晶膜やウエーハの製造過程において生じる転位等について述べているのであり（【００１９】【００３９】～【００５８】【００６０】【０１３６】【図１】【図４】），電極形成面に機械研磨によって生じた転位ではない。また，甲３には，研磨によって生じた転位の除去の必要性が何ら記載されていないから，甲３の「研磨」が転位の除去を含むとする根拠はない。 原 図４】），電極形成面に機械研磨によって生じた転位ではない。また，甲３には，研磨によって生じた転位の除去の必要性が何ら記載されていないから，甲３の「研磨」が転位の除去を含むとする根拠はない。 原告は，仮に，甲３第一発明では転位を除去していないとしても，転位は電気的特性の悪化を招くことが周知であった以上，甲３第一発明において，当業者は，電気的特性をより向上するために転位を除去することが動機付けられる旨を主張するが，機械研磨によって生じる転位について，その転位を除去する周知技術はない。 - 38 -(2) 小括以上のとおり，審決の相違点３・４の判断には，誤りはない。 ６ 取消事由６（無効理由３の２についての認定判断の誤り）に対して(1) 相違点６・７の判断の誤りに対して上記５(1)と同旨。 (2) 小括以上のとおり，審決の相違点６・７の判断には，誤りはない。 ７ 取消事由７（無効理由４についての認定判断の誤り）に対して(1) 相違点３・４・６・７の判断の誤りに対して甲３の「常法」が，甲３７の方法であるとする根拠はない。甲３では，サファイア基板，下地結晶層，選択成長用マスクを研磨除去した後のＧａＮエピタキシャル層の表面を研磨しているが（【０１８３】），甲３７のような基板表面の仕上げをすることは記載も示唆もされていない。甲３において甲３７のような表面仕上げを行う必然性もなく，甲３に表面仕上げについての特別な記載がない以上，甲３が甲３７に記載された転位密度を有していると解する根拠はない。また，サファイア基板，下地結晶層，選択成長用マスクの研磨除去は，粗い研磨条件を使用できるから，ＣＭＰではなく通常の機械研磨を，ＧａＮエピタキシャル層が現れた状態における研磨は，精細な研磨条件による機 ，サファイア基板，下地結晶層，選択成長用マスクの研磨除去は，粗い研磨条件を使用できるから，ＣＭＰではなく通常の機械研磨を，ＧａＮエピタキシャル層が現れた状態における研磨は，精細な研磨条件による機械研磨で鏡面仕上げをするのが，それぞれの常法である。 (2) 小括以上のとおり，審決の相違点３・４・６・７の判断には，誤りはない。 第５ 当裁判所の判断 １ 本件発明について本件明細書（甲１）によれば，本件発明は，次のとおりの発明と認められる。 - 39 -本件発明は，窒化物系半導体素子の製造方法に関し，特に，電極を有する窒化物系半導体素子の製造方法に関する。（【０００１】）従来，窒化物系半導体層との格子定数の差が小さいＧａＮ基板などの窒化物系半導体基板を用いた窒化物系半導体レーザ素子が提案されているが，ｎ型ＧａＮ基板の硬度が非常に大きいので，劈開により素子分離及び共振器端面の形成を良好に行うのが困難であるという不都合がある。このような不都合に対処するため，劈開工程の前にｎ型ＧａＮ基板の裏面を機械研磨して，ｎ型ＧａＮ基板の裏面の凹凸の大きさを小さくする方法が提案されている。（【０００４】【０００８】）しかしながら，この方法でも，ｎ型ＧａＮ基板の裏面を機械研磨する際に，ｎ型ＧａＮ基板の裏面近傍に応力が加わるため，ｎ型ＧａＮ基板の裏面近傍にクラックなどの微細な結晶欠陥が発生するという不都合がある。その結果，ｎ型ＧａＮ基板と，ｎ型ＧａＮ基板の裏面（窒素面）上に形成されたｎ側電極とのコンタクト抵抗が増加するという問題点があった。（【０００９】）本件発明の目的は，窒化物系半導体基板などの窒素面と電極とのコンタクト抵抗を低減することが可能な窒化物系半導体素子の製造方法を提供することである。 （【００１１】） があった。（【０００９】）本件発明の目的は，窒化物系半導体基板などの窒素面と電極とのコンタクト抵抗を低減することが可能な窒化物系半導体素子の製造方法を提供することである。 （【００１１】）本件発明の窒化物系半導体素子の製造方法は，前記第２，２のとおりである。この製造方法では，ｎ型の窒化物系半導体層又は窒化物系半導体基板のいずれかからなる第１半導体層の裏面をエッチングすることによって，研磨工程などに起因して発生した第１半導体層の裏面近傍の結晶欠陥を含む領域を除去することができるので，これにより，結晶欠陥による電子キャリアのトラップなどに起因する電子キャリア濃度の低下を抑制することができ，その結果，第１半導体層とｎ側電極とのコンタクト抵抗を低減することができる。（【００１５】）本件発明のｎ側電極と第１半導体層とのコンタクト抵抗は，０.０５Ωｃｍ2 以下であり，こうすることによって，ｎ側電極と第１半導体層とのコンタクト抵抗が低減された良好な素子特性を有する窒化物系半導体素子を得ることができる。 （【００２４】 - 40 -【００２５】）本件発明の第１半導体層のｎ側電極との界面近傍における転位密度は，好ましくは１×１０9ｃｍ-2 以下とする。このように構成すれば，第１半導体層のｎ側電極との界面近傍における結晶欠陥（転位）を低減することができるので，第１半導体層のｎ側電極との界面におけるコンタクト抵抗を低減することができる。（【００２７】）本件発明の一実施形態による窒化物系半導体レーザ素子の製造プロセスは，次のとおりである。 まず，ウルツ鉱構造を有する酸素ドープのｎ型ＧａＮ基板１を形成する。ｎ型ＧａＮ基板１は，本件発明の第１半導体層の一例である。（【００４２】）そして，ｎ型ＧａＮ基板１の（ ０ ０ ０ １）面 まず，ウルツ鉱構造を有する酸素ドープのｎ型ＧａＮ基板１を形成する。ｎ型ＧａＮ基板１は，本件発明の第１半導体層の一例である。（【００４２】）そして，ｎ型ＧａＮ基板１の（ ０ ０ ０ １）面である上面（Ｇａ面）上に，ｎ型バッファ層２と，ｎ型クラッド層３と，ＭＱＷ活性層４と，ｐ型クラッド層５と，ｐ型コンタクト層６とを順次形成する。（【００４３】）【図５】 次に，機械研磨装置３０を用いて，ｎ型ＧａＮ基板１の（ ０ ０ ０－１）である裏面（窒素面）をｎ型ＧａＮ基板１の厚みが約１２０μｍ～約１８０μｍになるまでを機械研磨する。（【００４６】【００４７】） - 41 -【図３】 この後，反応性イオンエッチング（ＲＩＥ）法により，ｎ型ＧａＮ基板１の裏面（窒素面）を，約２０分間エッチングする。これにより，ｎ型ＧａＮ基板１の裏面（窒素面）を約１μｍの厚み分だけ除去する。（【００４８】）ここで，エッチング前後におけるｎ型ＧａＮ基板１の裏面の結晶欠陥（転位）密度を，ＴＥＭ（ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）分析により測定したところ，エッチング前には１×１０10ｃｍ-2 以上であった結晶欠陥密度が，エッチング後には１×１０6ｃｍ-2 以下にまで減少していることが判明した。（【００４９】）この後，ｎ型ＧａＮ基板１の裏面（窒素面）上に，ｎ型ＧａＮ基板１の裏面に近い方から順に，６ｎｍの厚みを有するＡｌ膜と，２ｎｍの厚みを有するＳｉ膜と，１０ｎｍの厚みを有するＮｉ膜と，３００ｎｍの厚みを有するＡｕ膜とからなるｎ側電極８を形成する。（【００５２】）最後に，劈開により，素子分離及び共振器端面の形成を行うことによって窒化物系半導体レーザ素子が完成される。（【００５３】） るＡｕ膜とからなるｎ側電極８を形成する。（【００５２】）最後に，劈開により，素子分離及び共振器端面の形成を行うことによって窒化物系半導体レーザ素子が完成される。（【００５３】） ２ 取消事由２（無効理由５に関する認定判断の誤り）について事案にかんがみ，取消事由２から検討する。 (1) 相違点９の認定の誤りの有無について本件発明１及び甲４発明の認定については，当事者間に争いがなく，審決は，相違点９を「前記『第３工程』において，『除去』した『裏面近傍の領域』，及び，該『裏面近 - 42 -傍の領域』を『除去』した『第１半導体層の裏面の転位密度』が，本件発明１では，『領域』が研磨により発生した転位を含み，『転位密度」が１×１０9ｃｍ-2 以下とされるのに対し，甲４発明では，『領域』が研磨により発生した転位を含むかどうかも，『転位密度』が１×１０9ｃｍ-2 以下であるかどうかも明らかでない点。」と認定する。 これに対し，原告は，甲４発明の除去された裏面近傍の領域には，研磨により発生した転位を含むから，この点は相違点ではない旨を主張するので，以下，検討する。 ア甲４の記載甲４には，次の記載が認められる。 「 次に，ＭＯＣＶＤ装置に，前記ｎ型ＧａＮ基板６００をセットし，１０５０℃の成長温度でｎ型ＧａＮバッファ層６０１を１μｍ形成した。･･･」（【０１９３】）「 次に，１μm の厚さのｎ型Ａｌ０.１Ｇａ０.９Ｎクラッド層６０２を成長する。さらに，厚さ０.１μm のｎ型ＧａＮ光ガイド層６０３を成長する。ｎ型ＧａＮ光ガイド層６０３成長後，基板の温度を７００℃～８００℃程度に下げ，複数の，厚さ４ｎｍのＩｎ０.１５Ｇａ０.８５Ｎ井戸層と厚さ１０ｎｍのＩｎ０.０２Ｇａ０.９８Ｎ障壁層より構成される活性層６ 型ＧａＮ光ガイド層６０３成長後，基板の温度を７００℃～８００℃程度に下げ，複数の，厚さ４ｎｍのＩｎ０.１５Ｇａ０.８５Ｎ井戸層と厚さ１０ｎｍのＩｎ０.０２Ｇａ０.９８Ｎ障壁層より構成される活性層６０４･･･を成長する。･･･次に，基板温度を再び１０５０℃まで昇温して，２０ｎｍの厚みのｐ型Ａｌ０.２Ｇａ０.８Ｎよりなるキャリアブロック層６０５を成長する。･･･」（【０１９４】）「 その後，Ｍｇをドーピングしながら０．１μm の厚さのｐ型ＧａＮ光ガイド層６０６を成長する。更に，Ｍｇをドーピングしながら０．５μm の厚さのｐ型Ａｌ０.１Ｇａ０.９Ｎよりなるクラッド層６０７を成長する。最後に，Ｍｇをドーピングしながら０.１μm の厚みのｐ型ＧａＮよりなるコンタクト層６０８を成長した。」（【０１９５】）「 以下に，上記窒化物半導体レーザ素子を形成したウエハーのチップ分割について図１０～図１２を説明する。ここで結晶成長側とは，基板側に対する反対側を指すものとする。」（【０２０１】）「 まず，上記ウエハーのＧａＮ基板側を研磨機により研磨して，塩素ドーピングされたＧａＮ基板の厚さを１００μｍにし，鏡面出しをする。次に，フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で，前記ウエハーをエッチング処理する。このエッチング処理は，研磨によって生じた表面歪み及び酸化膜を除去してｐ型，ｎ型電極のコンタクト抵抗の低減と電極剥離を防止するために行う。」（【０２０２】）「 ･･･ウエハーを裏返しにして，ＧａＮ基板側に，Ｔｉ（１５ｎｍ）／Ａｌ（１５０ｎｍ）によるｎ型電極をリソグラフ - 43 -ィー技術でパターン形成する。･･･」（【０２０６】） イ加工変質層と転位(ｱ) 各文献の記載下記文献には，次の記載が認められる。 ① ソグラフ - 43 -ィー技術でパターン形成する。･･･」（【０２０６】） イ加工変質層と転位(ｱ) 各文献の記載下記文献には，次の記載が認められる。 ① 甲７「２．金属の加工変質層２・１ 金属の加工変質層の種類現在加工変質層として知られているもののうち主要のものをつぎにあげる。 ･･･（Ⅱ）組織の変化による変質･･･，(3) 転位密度の上昇，･･･」（１５頁左欄１７～２６行目）「３． 半導体の加工変質層と表面物性３・１ 概論電子機器材料として用いられるＳｉ，Ｇｅなどの半導体は高純度と結晶の完全性とが要求される上にその性質が格子欠陥・結晶構造などによって敏感に影響されるいわゆる“構造敏感”な材料であるので，加工変質層が存在すれば，その電気特性に大きな影響を及ぼすことは当然である。このような研究の大部分は半導体研究の初期においておこなわれ，加工変質層が有害であることが判明した後は，エッチングによって除去すること，または加工変質層を生じない加工法を検討することに主力がむけられ，加工変質層の影響に関する研究はほとんど行われていないようである。」（１９頁左欄３～１５行目）「５． その他の材料の加工変質層と表面物性すべての材料は加工されれば加工変質層が生じ，なんらかの形で物性に影響を及ぼしているはずである。」（２２頁右欄７～９行目） ② 甲８「１.３ 加工変質層 - 44 -１.３.１ 緒言固体を工業上の目的に使用するためには，その材料に対してなんらかの加工をほどこさなければならない。･･･加工のとき作用する力，発生する熱，外気の作用，新生面効果などによって材料はなんらかの変化をうけ，表面には内部とは違った層を形成する。このよ 料に対してなんらかの加工をほどこさなければならない。･･･加工のとき作用する力，発生する熱，外気の作用，新生面効果などによって材料はなんらかの変化をうけ，表面には内部とは違った層を形成する。このような層を加工変質層とよんでいる。最近において，加工変質層の研究は半導体を中心にして飛躍的な進歩がみられた。半導体材料には単結晶が多いので，これらの結果は半導体製品の性質の向上に対して重要である･･･。 加工変質層の分類について筆者は次のように考えている。 ･･･（Ⅱ）組織の変化による変質･･･(3) 転位密度の上昇」（６９頁２～２１行目）「１.３.２ 加工変質層の測定法･･･(7) 転位密度透過型電子顕微鏡･･･ 」（７０頁）「１.３.１１ 半導体材料の加工変質層(a) まえがき最近，電子機器材料として使用される半導体はたとえばＧｅ，Ｓｉ，ＧａＡｓ，ＧａＳｂ，ＩｎＡｓ，ＩｎＳｂ，ＬｉＴａＯ３，ＬｉＮｂＯ３，ＴｅＯ２，各種フェライトなど多岐にわたり，これらの材料の加工機構の究明・製品の性能向上などをはかるために加工変質層の研究が必要である。」（９６頁５～９行目） ③ 松永正久外３名編，「エレクトロニクス用結晶材料の精密加工技術」，株式会社サイエンスフォーラム，昭和６０年１月３０日，５７７～５８４頁（甲１８）「２． 加工変質層とその検出方法… - 45 -ここでは単結晶を対象とした機械加工を考えてみる。 …以上を種々のこれまでの観察や実験結果を総合しモデル図化すると図－３のようになる。 完全結晶をベースにして考えたが，非晶質や多結晶についてもそれぞれ同様なモデルをもとに考えればよいであろう。」（５７ 以上を種々のこれまでの観察や実験結果を総合しモデル図化すると図－３のようになる。 完全結晶をベースにして考えたが，非晶質や多結晶についてもそれぞれ同様なモデルをもとに考えればよいであろう。」（５７８頁右欄１７行～５７９頁左欄３行目） ④ 河東田隆編著，「半導体評価技術」，産業図書株式会社，１９８９年２月２８日，８～９頁，１８～２１頁，３８～４３頁，７２～７３頁，９８～１０５頁，１４２～１４７頁（甲４７・５６）「 ウエハに加工された結晶表面は，加工中の機械的損傷汚染を受けている。･･･ウエハ表面，裏面の機械的損傷によって生じた転位などの結晶欠陥は，たび重なる熱処理プロセスによって増殖，移動することにより，ウエハに複雑なそりを引き起こす。このため，できるだけ初期段階に機械的損傷，転位を評価して，その除去を図る必要がある。」（９頁１～６行目）「 ４.４.２ 電極形成の手順典型的なオーム性接触の形成の手順を･･･示す。まず機械的損傷層を除去するために，化学エッチングを行う（基板の前処理）。… - 46 -つぎに真空蒸着法などによってオーム性電極金属を半導体上に堆積させる。」（１４３頁下２行～１４６頁８行目） ⑤ 甲２２「 ･･･機械的な表面研磨法はマイクロクラックの進展等を利用するものであり，ＣＶＤ－ＳｉＣ膜表面に凹凸を形成している結晶を削り取るための物理的な衝撃（以下「物理的加工力」という）により，鏡面加工面及びその直下部分における原子配列が著しく乱れて，加工歪みや結晶内転位等を伴ういわゆる加工変質層を形成することを確認した。」（【０００８】） ⑥ 甲５７「 加工変質層には大きく分けてクラック，アモルファス，転位，鏡面ウェーハの表面層の乱れがある。」（７３頁下から６～５行目） ⑦ 成することを確認した。」（【０００８】） ⑥ 甲５７「 加工変質層には大きく分けてクラック，アモルファス，転位，鏡面ウェーハの表面層の乱れがある。」（７３頁下から６～５行目） ⑦ 甲２４「 ブロック切断，外径研削，スライシング，ラッピングの機械加工プロセスを経たシリコンウエーハは表面にダメージ層すなわち加工変質層を有している。加工変質層はデバイス製造プロセスにおいてスリップ転位などの結晶欠陥を誘発したり，ウエーハの機械的強度を低下させ，また電気的特性に悪影響を及ぼすので完全に除去しなければならない。機械加工プロセスを経た単結晶表面に導入される加工変質層は，図３.１０に模式的に示されるように，非晶質層，多結晶層，モザイク層，クラック層，そして歪み層を含むと考えられる。加工変質層の深さは加工条件によって異なる。」（１１１頁２～８行目）「 機械加工プロセスでシリコンウエーハに導入された加工変質層は化学エッチング･･･によって完全に除去される。」（１１１頁下から２～１行目） ⑧ 甲２５「 ＩＣカードやスタックドパッケージに代表される薄型パッケージにおいては，基板等の周 - 47 -辺部材の厚みを薄くすると同時に，シリコンウエハ自体の厚みも薄くする必要がある。このようなウエハの薄型化においては，機械的な研削加工でウエハ厚みを１００μｍもしくはそれ以下まで薄くしなければならない。 ウエハの薄型加工は主にウエハを機械的に研削する『グラインディング工程』と，グラインディング時にウエハに導入されたマイクロクラック等を含むストレス層（加工変質層）を除去する『ストレスリリーフ工程』から成っている。この加工変質層はウエハの反りやクラック発生の原因となるため，グラインディング処理後にはストレスリリーフ処理により完全に除 ストレス層（加工変質層）を除去する『ストレスリリーフ工程』から成っている。この加工変質層はウエハの反りやクラック発生の原因となるため，グラインディング処理後にはストレスリリーフ処理により完全に除去されなくてはならない。」（８７頁左欄２～１５行目） ⑨ 甲１６「 …六角形の板状形状のＧａＮ結晶は，本発明で説明される方法で準備される。…最初に，表面は，ダイヤモンド・マイクロパウダーを使って機械的に研磨され…る。…その研磨は，数ミクロン厚の，高い転位密度である高結晶欠陥の隣接層を生成する。」（訳文２頁下６行～３頁２行目） ⑩ 特開２０００－２５２２１７号公報（甲２６）「 ･･･完全な表面を有するＧａＮ単結晶基板１を研磨工程によって創出することは大変難しい。なぜならば，研磨時に基板表面にダメージが導入されるからである。このダメージを含む加工変質層はデバイスの特性に悪影響を与える。」（【００４４】） ⑪ 甲２７ＧａＮを研磨したことによって発生したダメージ層のＴＥＭ（透過電子顕微鏡）写真が掲載されており、ダメージ層として黒い線状の結晶欠陥が写っている（Ｌ１４左の写真，訳は，甲２７添付訳文，弁論の全趣旨による。）。 - 48 - ⑫ 甲３１「 ･･･ＧａＮ単結晶膜の表面を数１０μｍ程度ラッピングし，結晶成長工程により生じたＧａＮ単結晶膜の厚み不均一を除去した。まず，…サファイア基板２０を削って，…，ひき続いて，…ＧａＮ単結晶膜を削っていった。ＧａＮ単結晶膜を５０μｍ程度以上，望ましくは１００μｍ程度以上削り込むことにより，機械加工歪みがほぼ除去され，また，結晶成長初期時の結晶欠陥の多い領域を取り除くことができる。それから，さらに粒径の細かいダイヤモンドスラリーを用いたポリシング加工により，スクラッチ傷を ことにより，機械加工歪みがほぼ除去され，また，結晶成長初期時の結晶欠陥の多い領域を取り除くことができる。それから，さらに粒径の細かいダイヤモンドスラリーを用いたポリシング加工により，スクラッチ傷を除き，表面を鏡面にした。」（【００２０】）「 その後，加工にともなう欠陥を取り除くために･･･ＣＭＰ（化学機械ポリシング）を適用し，これによりÅオーダーで平坦化された結晶成長用の面を得た。」（【００２１】） ⑬ 特開２００１－３１３４２２号公報（甲４０）「 この基板１の研磨は･･･ｎ型窒化物半導体層２１が露出するまで行う。･･･ｎ型コンタクト層２１の研磨によりダメージを受けた領域をＲＩＥにて１～２μｍエッチングを行う。」（【００４１】） (ｲ) 技術常識又は周知技術上記(ｱ)①～⑧によれば，[1]半導体材料を含む単結晶材料に対して機械加工を施すと，表面には内部（完全結晶層）とは異なる加工変質層（非晶質層，多結晶層， - 49 -モザイク層，クラック層，ひずみ層〔応力漸移層〕）と呼ばれる層が生じること，[2]機械加工によって発生する転位密度の上昇した領域も加工変質層に含まれること，及び[3]転位密度は透過型電子顕微鏡で観察・測定可能であることは，いずれも，本件優先日当時の技術常識であったものと認められる。 また，同⑨～⑬によれば，ＧａＮを含む窒化物半導体についても，機械研磨（加工）によって，損傷を受けた層が形成されることや，転位が生じるとの記載がある。 そうすると，結局，本件優先日当時，ＧａＮを含む窒化物半導体において，機械研磨を施すことにより転位を含む加工変質層が生じることは，当業者にとって技術常識であったものと認められる。 ウ転位とキャリアのトラップ(ｱ) 各文献の記載下記 おいて，機械研磨を施すことにより転位を含む加工変質層が生じることは，当業者にとって技術常識であったものと認められる。 ウ転位とキャリアのトラップ(ｱ) 各文献の記載下記文献には，次の記載が認められる。 ① 半導体用語大辞典編集委員会編集，「半導体用語大辞典」，日刊工業新聞社，１９９９年３月２０日，７３０～７３３頁（甲１２）「 転位･･･ 結晶中のひずみに起因する線欠陥の一種で，図(a)のように原子面の片側に線状にダングリングボンドが並ぶ結晶欠陥である。」（７３１頁左欄下から１１～８行目」）「 転位の発生の源は結晶内の応力ひずみである･･･」（７３１頁右欄１２～１３行目） 「 転位は…透過型電子顕微鏡により観察できる。」（７３２頁左欄１２～１４行目） ② 高橋清外１名監修，「半導体・金属材料用語辞典」，株式会社工業調査会，１９９９ - 50 -年９月２０日，１９０～１９１頁，６８２～６８３頁，７６２～７６３頁（甲１３）「 ダングリングボンド…原子の結合に寄与するボンドが結合しないでブラブラしているボンド。…ダングリングボンドは，…キャリアのトラップなどの作用をする。」（７６３頁下から１９～１５行目） ③ 甲４７・５６「 格子欠陥は，結晶の構成原子（Ｓｉ結晶ではＳｉ原子自身）の周期的配列が乱れたもので，その空間的な広がり方によって，点欠陥，線欠陥，面欠陥に分類される。格子欠陥は，結晶中のポテンシャルの周期性を乱すことになり，その結果，禁制帯の中に局在した電子状態（エネルギー準位）を作る。この局在したエネルギー準位は，ドナやアクセプタとして働き半導体結晶の電気的性質に大きな影響を与えることになる。こうした意味で，格子欠陥は，前述の汚染不純物と同様，“不純物 エネルギー準位）を作る。この局在したエネルギー準位は，ドナやアクセプタとして働き半導体結晶の電気的性質に大きな影響を与えることになる。こうした意味で，格子欠陥は，前述の汚染不純物と同様，“不純物制御”の妨げになる。」（２０頁下から１０～４行目）「 転位が電子や正孔のトラップとして働くとキャリア密度が減少する。」（４２頁５行目）「 表２.１ 半導体結晶の不完全性。 …線欠陥（転位）…らせん転位６０°転位刃状転位… 」（１９頁） ④ 甲９「 ･･･ＧａＮ系化合物半導体以外の基板を使用すると，成長させるＧａＮ系化合物半導体膜と基板との熱膨張係数の違いや，格子定数の違いにより，製造されるＧａＮ系化合物半導体中には多数の欠陥が発生する。その欠陥は刃状転位と螺旋転位に分類され，その密度は合計で約１×１０９ｃｍ－２～１×１０１０ｃｍ－２程度にもなる。これらの欠陥は，キャリアをトラップして，調製した膜の電気的特性を損ねることが知られている他，大電流を流すようなレー - 51 -ザーに対しては，寿命の低下を招くことが知られている。」（【０００５】） ⑤ 特開２００１－１４８５３３号公報（甲５９）上記④と同じ（【０００５】） (ｲ) 技術常識又は周知技術上記(ｱ)①～③によれば，半導体結晶において線欠陥（転位）を含む格子欠陥が不純物制御の妨げになることや，原子面の片側に線状のダングリングボンドが並ぶ結晶欠陥である転位において，ダングリングボンドがキャリアのトラップなどの作用をすることは技術常識であったものと認められる。 また，同④⑤によれば，ＧａＮ系化合物半導体においても，同様に転位（刃状転位と螺旋転位）がキャリア ダングリングボンドがキャリアのトラップなどの作用をすることは技術常識であったものと認められる。 また，同④⑤によれば，ＧａＮ系化合物半導体においても，同様に転位（刃状転位と螺旋転位）がキャリアをトラップして，調製した膜の電気的特性を損ねることが，本件優先日当時，当業者において知られていたものと認められる。そして，キャリアがトラップされれば，キャリア濃度が低下することは自明である。なお，転位がキャリアをトラップする過程が，転位が結晶成長の際に生じたものか，転位が電極形成面を機械研磨して生じたかなど，転位の生成原因によって異なるとする技術的根拠は見出せない。 そうすると，結局，本件優先日当時，ＧａＮ系化合物半導体において，転位がキャリアをトラップし，その結果，キャリア濃度が低下することは，当業者にとって技術常識であったものと認められる。 エ不純物濃度とコンタクト抵抗(ｱ) 各文献の記載下記文献には，次の記載が認められる。 ① 甲９「 実施例２ドーパント源ＳｉＨ４の供給量を１０ｎｍｏｌ／ｍｉｎ～１０００ｎｍｏｌ／ｍｉｎの範囲で種々の値 - 52 -とし，Ｈ－ＶＰＥ法により不純物濃度の異なるＧａＮ厚膜をそれぞれ成長させた。」（【００４８】）「 ･･･レーザの作製に使用したＧａＮ基板のＮ終端面側にｎ電極を形成し･･･不純物濃度に対する接触比抵抗を調べた。･･･今回は，Ｔｉ（１５０Å）／Ａｌ（１０００Å）･･･の電極パッドパターンを使用した。」（【００５２】）「 図１０は，ＧａＮ基板中の不純物濃度と接触比抵抗との関係を示す。不純物濃度が１×１０１７ｃｍ－３を超えると接触比抵抗が１×１０－５Ω・ｃｍ２以下となり，その後は不純物濃度の増加とともに比抵抗は下がっていく。」（【００５３】） 接触比抵抗との関係を示す。不純物濃度が１×１０１７ｃｍ－３を超えると接触比抵抗が１×１０－５Ω・ｃｍ２以下となり，その後は不純物濃度の増加とともに比抵抗は下がっていく。」（【００５３】） ② 甲５９上記①と同じ（【００４９】【００５３】【００５４】【図１０】）。 (ｲ) 技術常識又は周知技術上記(ｱ)によると，Ｓｉをドーピングして形成されたｎ型ＧａＮ基板の不純物濃度とコンタクト抵抗との関係について，甲４発明と同じ電極材料（Ｔｉ／Ａｌの積層構造）を用いた場合に，不純物（Ｓｉ）濃度が高くなれば接触比抵抗（コンタクト抵抗）が低くなり，その逆も成り立つこと，不純物（Ｓｉ）濃度が１×１０17ｃｍ-3 を超えると接触比抵抗が１×１０-5Ω・ｃｍ2 以下となることは，本件優先日当時，当業者に周知の事項であったと認められる。 オ加工変質層の除去上記イ(ｱ)⑦⑧によれば，本件優先日当時，少なくともシリコンについては，加工 - 53 -変質層が電気的特性に悪影響を及ぼすことやウエハーの反りやクラック発生の原因となることから，当該層を完全に除去すべきものとされていたことが認められる。 カ ＧａＮ基板の転位密度(ｱ) 各文献の記載下記文献には，次の記載が認められる。 ① 甲３７「 得られたＧａＮ基板の転位密度は平面透過電子顕微鏡分析（ＴＥＭ）により２×１０５ｃｍ－２の低さであると決定されました。･･･ＧａＮ基板のｎ型導電性で，典型的キャリヤー濃度･･･は･･･５×１０１８ｃｍ－３･･･であることを明らかにしました。」（訳文１頁右欄下から８～２行目） ② 甲３８「 …得られたＧａＮ基板の表面および裏面を研磨してエピタキシャル成長用の基板に加工し，断面ＴＥＭ観察し ･･･であることを明らかにしました。」（訳文１頁右欄下から８～２行目） ② 甲３８「 …得られたＧａＮ基板の表面および裏面を研磨してエピタキシャル成長用の基板に加工し，断面ＴＥＭ観察したところ，貫通転位密度は，１０４ｃｍ－２と見積もられた。」（【００４３】） ③ 特開２０００－２２３７９０号公報（甲３９）「 …ＧａＮ基板成長時にもラテラル成長技術を取り込んでおり，転位密度を１０４ｃｍ－２以下に抑制している。」（【００２６】）(ｲ) 技術常識又は周知技術上記(ｱ)によると，本件優先日当時，ＧａＮ基板の転位密度は，１０4ｃｍ-2 以下～２×１０5ｃｍ-2 程度であったものと認められる。 キ相違点９の認定の是非甲４の記載は，前記アのとおりであり（【０２０２】），転位についての直接の記載はなく，甲４発明における研磨及びエッチング処理と転位との関係は明示されていない。 - 54 -しかしながら，甲４発明において，ＧａＮ基板側を研磨機により研磨することにより，ＧａＮ基板に転位が生じ，この転位が加工変質層に含まれていることは，上記イにおいて認定した本件優先日当時の技術常識を踏まえれば，明らかといえる。ただし，甲４には，研磨によって生じた「表面歪み」について具体的な記載はなく，この「表面歪み」が，加工変質層そのものを意味するのか，加工変質層の一部を意味するのかは，甲４の記載からは不明である。 また，上記研磨によって生じた転位が，加工変質層の深さ方向においてどのように分布するかは研磨条件に依存して変わり得ると考えられ，したがって，「表面歪み」が加工変質層の一部を意味するのであれば，エッチング処理によって除去した「表面歪み」の中に，専ら研磨によって生じた転位が一部でも含まれることが，直ち て変わり得ると考えられ，したがって，「表面歪み」が加工変質層の一部を意味するのであれば，エッチング処理によって除去した「表面歪み」の中に，専ら研磨によって生じた転位が一部でも含まれることが，直ちに甲４の記載から明らかであるとはいえない。 そうすると，甲４発明の除去された裏面近傍の領域に，研磨により発生した転位を含むかどうかは明らかではないから，この点は本件発明１との相違点になると認められる。 したがって，審決の相違点９の認定には，誤りはない。 (2) 相違点９の判断の誤りの有無についてア検討前記(1)アのとおり，甲４発明では，ｎ型電極のコンタクト抵抗の低減と電極剥離を防止するために，エッチング処理により，ＧａＮ基板を研磨機により研磨することによって生じた「表面歪み」及び酸化膜を除去するものとされている。したがって，甲４発明においては，ＧａＮ基板では，必要とするコンタクト抵抗を確保するために，研磨機による研磨及び鏡面出しのみでは不十分であり，エッチング処理の必要があることが示唆されている。なお，甲４発明の研磨により生じた「表面歪み」を，研磨面の「表面のみ」に限定して解すべき技術的根拠はなく，また，甲４に転位について明示の記載がないからといって，直ちに，甲４発明に接した当業者が，甲４発明においては，研磨により発生した転位を除去する必要がないとしているものと理 - 55 -解するとはいえない。 ところで，前記(1)イウのとおり，本件優先日当時，①ＧａＮを含む窒化物半導体において，機械研磨を施すことにより転位を含む加工変質層が生じること，②ＧａＮ系化合物半導体において，転位がキャリアをトラップし，その結果，キャリア濃度が低下することは技術常識であったと認められるから，当業者は，甲４発明においても，研磨機 む加工変質層が生じること，②ＧａＮ系化合物半導体において，転位がキャリアをトラップし，その結果，キャリア濃度が低下することは技術常識であったと認められるから，当業者は，甲４発明においても，研磨機による研磨によって加工変質層に相当する層に転位が生じており，この転位がキャリアである自由電子をトラップしてキャリア濃度が低下するとの機序が生じていると，当然に理解する。 そして，前記(1)エのとおり，ｎ型ＧａＮ基板について甲４発明と同じ電極材料（Ｔｉ／Ａｌの積層構造）を用いた場合に，Ｓｉなどの不純物濃度が高くなり，自由電子が増加すれば，接触比抵抗（コンタクト抵抗）が低くなるとの関係が周知であるところ，その機序にかんがみると，転位が自由電子などのキャリアをトラップしてキャリア濃度が低下した場合には，反対に接触比抵抗（コンタクト抵抗）が高くなるといえる。そうすると，キャリア濃度のみがコンタクト抵抗を左右するものではないとしても，当業者は，キャリア濃度が高くなればコンタクト抵抗が低くなるという作用機序自体は容易に見出すことができるといえる。そして，コンタクト抵抗が低いことは，半導体素子においては常に望まれるものである。 さらに，前記(1)オのとおり，少なくともシリコンについては，転位を含む加工変質層は完全に除去すべきものとされており，また，同アのとおり，転位を含む加工変質層が電気的特性に与える悪影響は，シリコンとＧａＮ系化合物半導体において異なるものではないといえる。 以上からすると，甲４発明における研磨により生じた「表面歪み」の除去によるコンタクト抵抗の低減を，技術常識や周知の技術事項に従って，機械加工により生じた転位の除去によるコンタクト抵抗の低減と理解し，更なるコンタクト抵抗の低減を目的として，このコンタクト抵抗上昇の原因となる加工変 ト抵抗の低減を，技術常識や周知の技術事項に従って，機械加工により生じた転位の除去によるコンタクト抵抗の低減と理解し，更なるコンタクト抵抗の低減を目的として，このコンタクト抵抗上昇の原因となる加工変質層を除去するとの観点から上記のエッチング処理を行うことは，当業者にとって格別の創意を要する - 56 -改良の試みであるとはいえない。そして，前記(1)カのとおり，本件優先日当時のＧａＮ基板の転位密度は，１０4ｃｍ-2 以下～２×１０5ｃｍ-2 程度であったのであるから，甲４発明において，加工変質層を除去すれば，除去後の基板の転位密度は完全結晶と同程度となり，１×１０9ｃｍ-2 以下となることは自明である。 そうすると，甲４発明において，技術常識や周知の事項に基づいて相違点９に係る本件発明１の構成を採用することは，当業者が容易になし得たと認められる。 イ被告の主張について被告は，①甲４発明は，転位がコンタクト抵抗を増大させるとの認識の下に転位を除去しようとするものではない，②鏡面仕上げをしてもなお存在する程度の転位がコンタクト抵抗増大の原因となることは，容易に分かることではない，③加工によって完全結晶から少しでも変化した加工変質層は，除去の必要性が認識されていなくても完全に除去するのが技術常識であるなどとはいえない旨を主張する。 しかしながら，甲４に，甲４発明がコンタクト抵抗を減少するために転位に着目したとの明示的な記載はないとしても，技術常識等を踏まえた上で先行文献に接する当業者は，甲４発明から，機械加工により生じた転移の除去によるコンタクト抵抗の低減という機序を読み取ることができる。また，鏡面仕上げ後のエッチング処理によりコンタクト抵抗を低減させた甲４発明は，同時に，コンタクト抵抗増大の原因が鏡面仕上によってはす 去によるコンタクト抵抗の低減という機序を読み取ることができる。また，鏡面仕上げ後のエッチング処理によりコンタクト抵抗を低減させた甲４発明は，同時に，コンタクト抵抗増大の原因が鏡面仕上によってはすべて解消できないことを示唆しているのであり，上記技術常識等を踏まえれば，転位を除去すれば更にコンタクト抵抗を低減させられるとの知見に達するのは容易といえる。なお，加工変質層をどの程度除去すべきかは，要求される用途等の必要性に応じて適宜に定めることであり，その必要性がないのに常にすべての加工変質層を除去すべきものではないが，コンタクト抵抗の低減のために加工変質層を除去する選択をすること自体が容易であることに変わりはない。 被告の上記主張は，いずれも採用することができない。 ウ小括以上から，審決の相違点９の判断には，誤りがある。 - 57 -(3) 総括以上のとおりであり，取消事由２は，理由がある。 ３ 相違点１０について前記２(1)エ(ｲ)のとおり，Ｓｉをドーピングして形成されたｎ型ＧａＮ基板で甲４発明と同じ電極材料を用いた場合に，不純物濃度が１×１０17ｃｍ-3 を超えるとコンタクト抵抗が１×１０-5Ω・ｃｍ2 以下となることは，本件優先日当時，当業者に周知の事項である。 そうすると，甲４発明において，加工変質層を除去して，転位密度を加工前の完全結晶と同程度にすれば，コンタクト抵抗は１×１０-2Ω・ｃｍ2 以下（０.０５Ω・ｃｍ2 以下）となるものと推測され，仮にそうではないとしても，そのようなコンタクト抵抗とすることは，当業者であれば容易であると認められる。 したがって，相違点１０は，容易想到であると認められる。 ４ まとめ以上のとおり，取消事由２は理由があり，かつ，これは，審決 抵抗とすることは，当業者であれば容易であると認められる。 したがって，相違点１０は，容易想到であると認められる。 ４ まとめ以上のとおり，取消事由２は理由があり，かつ，これは，審決の無効理由５に対する判断に影響を及ぼすものと認められる。したがって，取消事由１・３～７について判断するまでもなく，審決を取り消すこととする。さらに，特許無効審判において，相違点９・１０が容易想到であることを前提に，本件発明２～１０の容易想到性について改めて判断することが相当である。 第６ 結論よって，原告の請求は理由があるから，審決を取り消すこととして，主文のとおり判決する。 - 58 -知的財産高等裁判所第２部 裁判長裁判官清水節 裁判官中村恭 裁判官中武由紀
▼ クリックして全文を表示